• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(1)
• /
• pp.383-386
• /
• 2001

This paper presents a novel multicast architecture for shared multibuffer ATM switch, which is tailored for throughput enhancement in multicast environments. The address queues for multicast cells are separated from those for unicast cells to arbitrate multicast cells independently from unicast cells. Three read cycles are carried out during each cell slot and multicast cells have chances to be read from shared buffer memory(SBM) in the third read cycle provided that the shared memory is not accessed to read a unicast cell. In this architecture, maximum two cells are queued at each fabric output port per time slot and output mask choose only one cell. Extensive simulations are carried out and it shows that the proposed architecture has enhanced throughput comparing with other multicast schemes in shared multibuffer switch architecture.

• 한국경영과학회:학술대회논문집
• /
• 한국경영과학회/대한산업공학회 1999년도 춘계공동학술대회:정보화시대의 지식경영
• /
• pp.275-277
• /
• 1999

• 한국정보처리학회논문지
• /
• 제7권3호
• /
• pp.923-934
• /
• 2000

• 전자공학회논문지B
• /
• 제31B권5호
• /
• pp.123-133
• /
• 1994

This paper presents an output arbitrator for input buffering ATM (Asynchronous Transfer Mode) switches using neural networks. To avoid blocking in ATM switches with blocking characteristics, it is required to buffer ATM cells in input buffer and to schedule them. The N$\times$N request matrix is divided into N/16 submatrices in order to get rid of internal blocking systematically in scheduling phase. The submatrices are grouped into N/4 groups, and the cells in each group are switched alternatively. As the window size of input buffer is increases, the number of input cells switched in a time slot approaches to N. The selection of nonblocking cells to be switched is done by neural network modules. N/4 neural network modules are operated simultaneously. Fast selection can be achieved by massive parallelism of neural networks. The neural networks have 4N neurons and 14N connection. The proposed method is implemented in C language, and the simulation result confirms the feasibility of this method.

• 한국시뮬레이션학회논문지
• /
• 제11권1호
• /
• pp.71-82
• /
• 2002

One of the most important things in the research for MIN-based switch operation the management scheme of network cycle. In the traditional MIN, when the receving buffer module is empty, the sell has to move forward the front-most buffer position by the characteristic of the conventional FIFO queue. However, most of buffer modules are almost always full for practical amount of input loads. The long network cycle of the traditional scheme is thus a substantial waste of bandwidth. In this paper, we propose the modeling method for the input and multi-buffered MIN with unit step buffering scheme, In spite of simplicity, simulation results show that the proposed model is very accurate comparing to previous modeling approaches in terms of throughput and the trend of delay.

• 한국경영과학회지
• /
• 제21권3호
• /
• pp.47-61
• /
• 1996

An ATM switch must deal with various kinds of input sources having different traffic characteristics and it must guarantee very small value of cel loss probability, about 10$^{8}$ -10$^{12}$ , to deal with loss-sensitive traffics. In order to estimate such a rate event probability with simulation procedure, a variance reduction technique is essential for obtaining an appropriate level of precision with reduced cost. In this paper, we propose a hybrid simulation technique to achieve reduction of variance of cell loss probability estimator, where hybrid means the combination of analytical method and simulation procedure. A discrete time queueing model with multiple input sources and a finite shared buffer is considered, where the arrival process at an input source and a finite shared buffer is considered, where the arrival process at an input source is governed by an Interrupted Bernoulli Process and the service rate is constant. We deal with heterogeneous input sources as well as homogeneous case. The performance of the proposed hybrid simulation estimator is compared with those of the raw simulation estimator and the importance sampling estimator in terms of variance reduction ratios.

• 한국콘텐츠학회논문지
• /
• 제2권4호
• /
• pp.85-92
• /
• 2002

본 논문에서는 고속 ATM 스위치에 적합한 셀 스케줄링 알고리즘을 제안하고 있다. 제안한 셀 스케줄링 방식은 기존의 FRR(Fixed weight Round Robin: 고정 가중치 라운드 로빈) 방식과 QLT(Queue Length Threshold) 변형방을 결합한 가변 가중치 라운드 로빈(VRR: Variable weight Round Robin) 셀 스케줄링 방식이다. FRR 방식은 각 버퍼별로 고정 가중치를 부여하여 고정 라운드 로빈 방식에 의해 셀 스케줄링을 수행하므로 고속 스위치의 구현 관점에서는 매우 큰 장점을 지니고 있지만 ATM 서비스 클래스들이 요구하는 QoS를 만족시키거나 네트워크 상황에 융통성 있게 대처할 수는 없으므로 VRR 방식은 FRR 방식을 기반으로 고정 가중치를 수행하고 버퍼 상황에 따라 가변 가중치로 확장하는 방식을 적용하여 셀 손실 QoS를 향상시키면서 셀 지연률 QoS를 만족시킬 수 있는 방식임을 시뮬레이션을 통하여 입증하였다.

• 정보처리학회논문지C
• /
• 제9C권4호
• /
• pp.531-542
• /
• 2002

입력과 출력에 버퍼를 갖는 ATM 교환기의 셀 폐기 방법은 기존의 귀환(Backpressure)모드와 손실(Queueloss)모드가 있으며, 최근에는 두 모드의 단점을 보완한 하이브리드(Hybrid)모드가 제안되었다. 하이브리드모드는 목적하는 출력 버퍼와 입력 버퍼가 모두 포화일 경우에만 셀을 폐기하는 방식이다. 본 논문에서는 유니폼 트래픽하에서 Output-port expansion 기법을 사용한 귀환 손실 모드 및 하이브리드모드 하에서의 셀 손실률과 셀 지연을 성능 비교 분석한다 Output-port expansion 기법은, 한 타임 슬롯동안에 입력포트 당 하나의 셀만 교환되며, 만약 하나 이상의 셀들이 같은 출력포트로 향하고자 하면, 최대 교환되는 셀 수를 K(Output-port expansion ratio)개로 제한하는 방식이다. 셀 손실률을 비교 분석한 결과, 이전의 연구에서와는 달리 로드 0.9를 기점으로. 0.9이하의 로드에서는 하이브리드 모드가, 0.9 이상의 로드에서는 손실모드가 가장 낮은 셀 손실률을 보인다. 셀 지연을 비교 분석한 결과, 한 개의 교환기 성능 분석에서는 셀 손실로 인한 재전송(retransmission)을 고려하지 않는 관계로, 예상한 바와 같이, 로드가 많아질수록 셀 손실률이 높은 귀환모드가 K를 높일수록 다른 모드에 비해 낮은 셀 지연을 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 춘계종합학술대회
• /
• pp.264-267
• /
• 2002

본 논문에서는 고속 입력 큐 스위치에서 발생하는 중재정보전달지연 현상을 수용하기 위한 고성능 라우팅엔진의 구조를 제안한다. 제안된 고성능 라우팅엔진은 2.5Gbps의 스위치 입출력 포트 속도에 대해 사용자 셀 데이터의 지연 없이 동작한다. 또한 입력버퍼와 중앙중재기 사이에서 발생하는 요청신호와 허가신호의 전송지연을 수용하는 구조로 설계되었다. 중재정보전송지연 현상의 처리 방법으로는 고속 쉬프터를 사용하여 많은 회로의 추가 없이 구현하였다. 라우팅엔진 내의 세부 블록의 파이프라인 처리를 통하여 저 가격 고성능의 입력 버퍼 설계를 실현하였다.

• 한국통신학회논문지
• /
• 제23권5호
• /
• pp.1384-1396
• /
• 1998

본 논문에서는 ATM망에서 ABR (Available Bit Rate) 흐름제어를 위한 RR (Relative Rate) 스위치 알고리즘의 성능을 해석하였다. RR 스위치는 망의 폭주상황을 BRM (Backward Resource Management) 셀의 CI(Congestion Indication) 비트와 NI(No Increase) 비트를 이용하여 송신원에 전달하는 방식이다. 이러한 RR 스위치는 폭주 판단 (congestion detection)과 폭주 통지(congestion notification) 방법에 따라 여러 방식 으로 구현될 수 있다. 본 논문에서는 폭주 판단과 통지 방법에 따른 세 가지 방식의 RR 스위치 알고리즘의 구현 방식을 제안하고, 평형 상태에서 송신원의 ACR (Allowed Cell Rate)과 스위치의 큐 길이의 변화를 유체흐름 근사법(fluid flow approxim­a ation)을 이용하여 해석하였다. 이를 이용하여 RR 스위치에 대한 평형상태에서의 큐 길이의 최대값과 최소값에 대한 상.하한치를 유도하고, ABR 파라미터들의 변화에 따른 큐 길이의 영향을 분석하였다. 또한, 버퍼 고갈에 의한 링크 이용 효율의 저하와 버퍼 범람에 의한 셀 손실을 동시에 방지할 수 있는 RIF(Rate Increase Factor)와 RDF(Rate Decrease Factor) 파라미터의 선택영역을 제시하였다.