• 중소기업융합학회논문지
• /
• 제1권1호
• /
• pp.75-83
• /
• 2011

Unified Modeling Language (UML)는 산업계에서 소프트웨어 설계 표준 언어로서 인정되고 있으며 특히 UML State Machine Diagram은 클래스의 동적인 행위(behavior)를 묘사하는데 많이 사용되고 있다. 이 논문은 UML State Machine Diagram을를 이용하여 시스템의 데드락 (deadlock)을 찾는 방법에 대해서 논한다. 보통 State Machine Diagram는 개별의 클래스의 행위를 나타내는 데 사용되므로 시스템 범위의 행위를 알고 싶으면 시스템에 있는 클래스들 중 관심 있는 클래스들의 State Machine Diagram을 합하여 시스템의 행위를 나타낼 수 있는 State Machine Diagram이 필요하여진다. 일반적으로 이러한 시스템 수준의 State Machine Diagram은 매우 복잡하고 실제로는 타당하지 않은 State나 Transition들을 포함하게 된다. 실제 시스템의 행위를 나타내기 위해서 synchronization과 externalization을 적용하여 State Machine Diagram을 유효한 수준으로 줄이는 것이 필요하다. 이렇게 만들어진 State Machine Diagram은 시스템의 행위를 나타내는데 사용될 수 있으며 통상의 모델 체킹 방법이 적용될 수 있다. 이 논문은 데드락 탐지를 하는 방법을 간단한 예제를 통해서 보여준다. 모든 과정은 툴에서 자동으로 지원되며 필요한 알고리즘도 같이 설명된다.

• 정보처리학회논문지D
• /
• 제16D권4호
• /
• pp.527-540
• /
• 2009

상태 다이어그램은 객체가 가질 수 있는 상태와 각 상태에서 수행 할 수 있는 전이를 사용하여 객체의 동적행위를 표현한다. 본 논문에서는 클래스 연산들의 선행/후행 조건들을 이용하여 상태다이어그램을 자동으로 생성하는 기법을 제안한다. 그리고 본 논문에서 제시한 기법을 구현하는 도구 SDAG(State Diagram Automatic Generation Tool)을 제작하였다. 추가적으로 생성된 상태 다이어그램의 복잡도를 감소시키기 위하여 연산의 종류를 고려한 상태 다이어그램 생성 방법과 생성된 다이어그램을 측정하는 방법을 제안하고 실험하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1985년도 하계학술회의논문집
• /
• pp.234-237
• /
• 1985

본 논문은 득정한 하드웨어를 구성함에 앞서 그 시스템이 State-diagram으로 표현된 것을 입력으로 받아 state-diagram이 맞는지를 verify하는 방법을 제시하며 equivalence state를 찾아 reduce해준다. Program의 실현은 Prolog로 하였다.

• 정보처리학회논문지:소프트웨어 및 데이터공학
• /
• 제2권1호
• /
• pp.19-26
• /
• 2013

소프트웨어 시스템의 안정성 및 품질을 향상시키기 위해서 상태 다이어그램을 기반으로 한 테스트 기법들과 상태 다이어그램 도출에 관한 연구들이 진행되고 있다. 기존의 연구들은 일부 상태와 전이를 변경하여 상태 다이어그램의 복잡도 문제를 해결하고 있다. 그러나 테스트 케이스 도출에는 상태와 전이를 유지하면서 상태 다이어그램을 도출하는 방법이 필요하며 복잡도를 낮추는 방법도 필요하다. 본 논문에서는 상태나 전이의 변경 없이 복잡도를 감소시키기 위해 STMT(State-Transition Mapping Tree) 방법을 제안한다. 제안한 방법은 기존의 표기법과 비교하였을 때 복잡도가 낮다는 결과를 얻을 수 있었으며 시스템이 복잡해질수록 기존 방식에 비해 복잡도 개선에서 이점을 보였다.

• 대한전기학회논문지
• /
• 제35권11호
• /
• pp.487-494
• /
• 1986

This paper is concerned with the techniques of error check and reduction of state diagram using logic programming. Error check program aims to check not only syntax errors but also semantic errors. And reduction program optimizes the state diagram by finding the redundant equivalence states and removing those from the set of states. The input of both program is state diagram represented as state table form. The output of error check program is error comment. The output of reduction program is equivalence reduced state table. Both programs are implemented using prolog. Prolog has very powerful pattern matching, and its automatic back-tracking capabilities facilitate easy-to-write error check and reduction programs.

• Journal of applied mathematics & informatics
• /
• 제27권5_6호
• /
• pp.1331-1342
• /
• 2009

In this paper, we analyze the behavior of the state transition of nongroup CA with a single attractor over GF($2^p$)(p > 1), and propose the algorithm for the construction of the state transition diagram of a Single Attractor CA(SACA) over GF($2^p$) which is very different from the construction algorithm for the state transition diagram of GF(2) SACA.

• 정보과학회지
• /
• 제31권5호
• /
• pp.40-45
• /
• 2013

• 한국디자인학회:학술대회논문집
• /
• 한국디자인학회 2001년도 Bulletin of The 5th Asian Design Conference International Symposium on Design Science
• /
• pp.77-77
• /
• 2001

• 정보과학회 논문지
• /
• 제41권10호
• /
• pp.774-784
• /
• 2014

상태 머신 다이어그램 결함 주입을 통하여 강건성 테스트 케이스를 생성하기 위한 연구가 수행되고 있다. 그러나 기존의 연구들은 상태 머신 다이어그램의 구조적인 측면만을 단순 고려하고 있기 때문에 작은 크기의 모델임에도 불구하고 많은 결함이 주입될 수 있다. 본 논문에서는 강건성 테스트의 효과성은 유지한 채, 주입될 결함의 수를 줄이기 위한 결함 주입 방법을 제안한다. 제안 방법은 전자레인지 상태 머신 다이어그램을 이용하여 설명되었으며, 유효성을 검증하기 위하여 해쉬 테이블 상태 머신 다이어그램에 제안 방법을 적용하였다. 해쉬 테이블에 적용된 실험 결과, 제안 연구는 강건성 테스트의 효과성은 유지하였으며, 주입된 결함의 수는 43%, 생성한 테스트 케이스의 수는 63% 감소시킨 것을 확인할 수 있었다.

• 대한전기학회논문지:전력기술부문A
• /
• 제53권3호
• /
• pp.161-167
• /
• 2004

Zone 3 of the distance relay is used to provide the remote back-up protection in case of the failure of the primary protection. However, the risk lot mal-operations under stressed conditions such as heavy loading, voltage and transient instability is usually high. Zone 3 is used in combination with the derivatives of the voltage, and current, etc to prevent mal-operations. Sometimes, the impedance characteristics that restrict the tripping area of relay are used to avoid the mal-operations due to load encroachment. This paper presents a novel Zone 3 scheme based on combining the steady-state components (i.e. 60Hz) and the transient components (TCs) using a state diagram that visualizes the sequence of studies that emanate from the sequence of events. The simulation results show that the novel zone 3 distance relay elements using the proposed method operates correctly for the various events.