State Diagram Management Using Prolog

Prolog를 이용한 State Diagram의 처리

  • 이극 (서울대학교 전자계산기공학과) ;
  • 조동섭 (서울대학교 전자계산기공학과) ;
  • 황희융 (서울대학교 전자계산기공학과)
  • Published : 1985.07.26

Abstract

본 논문은 득정한 하드웨어를 구성함에 앞서 그 시스템이 State-diagram으로 표현된 것을 입력으로 받아 state-diagram이 맞는지를 verify하는 방법을 제시하며 equivalence state를 찾아 reduce해준다. Program의 실현은 Prolog로 하였다.

Keywords