• 한국정보통신학회논문지
• /
• 제25권6호
• /
• pp.813-818
• /
• 2021

본 논문에서는 기존 CIE1931 색역 변환 알고리즘의 최적화된 하드웨어 구현 방법을 제안한다. 안개제거 알고리즘의 후처리 방법 중 비교적 연산량이 적은 기존 알고리즘은 연산 과정에서 Split multiplier를 사용한 큰 비트의 계산으로 하드웨어 자원 소모량이 크다는 단점이 있다. 제안하는 알고리즘은 기존 알고리즘의 미리 정의된 2번의 행렬 곱셈 연산을 하나로 줄임으로써 연산량 감소, 하드웨어 소형화를 실현하였고, Split multiplier 연산을 최적화시킴으로써 탑재하기에 더욱 효율적인 하드웨어를 구현하였다. 하드웨어는 Verilog HDL 언어로 설계하였고, Xilinx Vivado 프로그램을 이용한 논리합성 결과를 비교하여 4K 표준 환경에서 실시간 처리가 가능한 성능을 확인하였다. 또한, 2가지 FPGA에서의 탑재 결과를 통해 제안하는 하드웨어의 성능을 검증하였다.

• 융합신호처리학회논문지
• /
• 제10권4호
• /
• pp.267-273
• /
• 2009

본 논문은 WDR(Wide Dynamic Range)의 구현을 위한, 나눗셈기를 사용하지 않은 가변적 평균기의 설계에 관한 것이다. 이전에 제안하였던 평균기 [5]는 나눗셈기를 곱셈기로 대체함으로써 하드웨어의 복잡도 및 하드웨어 자원의 효율성을 향상시켰다. 하지만 기존에 제안한 구조는 가로와 세로의 길이를 측정하고, 사용자에 의해 Mode에 설정되어 있는 기본 영상의 크기와 정확히 일치할 경우에만 동작이 가능하다는 단점이 있었다. 본 논문은 이러한 기존 평균기의 단점을 보완하기 위하여, 영상의 전체 크기를 이용하여 Mode를 선택하도록 하였다. 또한 특정 크기의 영상에만 적용되는 것이 아니라 다양한 크기의 영상에 대해서도 적용 가능하도록 제안한다. 특히, 보다 정확한 평균값을 구하기 위하여 외부 보상 값을 추가하였다. Verilog-HDL을 이용하여 설계하였으며, 합성결과를 통해 Serial multiplier의 구조가 좀 더 하드웨어 크기와 자원의 효율성이 높은 것을 확인하였다.

• 산업기술연구
• /
• 제31권A호
• /
• pp.27-31
• /
• 2011

In many industrial experiments, some practical constraints often force factors in an experiment to be much harder to change than others. Such an experiment involves randomization restrictions and it can be thought of as split-plot experiment. This paper investigates the path of steepest ascent/descent within a split-plot structure. A method is proposed for calculating the coordinates along the path.

• 한국컴퓨터정보학회논문지
• /
• 제25권1호
• /
• pp.37-43
• /
• 2020

본 논문에서는 유한체상의 SPB(shifted polynomial basis)를 사용한 효율적인 AB² 곱셈 알고리즘을 제안한다. SPB의 특징을 이용하여, AB² 곱셈을 위한 수식을 두 부분으로 분할하였다. 분할된 두 수식은 동시에 실행가능하며, 이를 병렬로 처리하는 알고리즘을 도출하였다. 그리고 제안한 알고리즘을 기반으로 효율적인 세미-시스톨릭(semi-systolic) AB² 곱셈기를 제안한다. 제안한 곱셈기는 기존의 곱셈기에 비해 낮은 공간-시간 복잡도(area-time complexity)를 가진다. 기존의 구조들과 비교하면, 제안한 AB² 곱셈기는 공간-시간 복잡도면에서 Wei, Wang-Guo, Kim-Lee, 및 Choi-Lee의 곱셈기들의 약 94%, 87%, 86%, 및 83% 가량이 감소되었다. 따라서 제안한 곱셈기는 VLSI(very large scale integration) 구현에 적합하며 다양한 응용의 기초적인 구성 요소로 쉽게 적용할 수 있다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제15권7호
• /
• pp.2610-2630
• /
• 2021

The aim of this paper is to propose the alternative algorithm to finish the process in public key cryptography. In general, the proposed method can be selected to finish both of modular exponentiation and point multiplication. Although this method is not the best method in all cases, it may be the most efficient method when the condition responds well to this approach. Assuming that the binary system of the exponent or the multiplier is considered and it is divided into groups, the binary system is in excellent condition when the number of groups is small. Each group is generated from a number of 0 that is adjacent to each other. The main idea behind the proposed method is to convert the exponent or the multiplier as the subtraction between two integers. For these integers, it is impossible that the bit which is equal to 1 will be assigned in the same position. The experiment is split into two sections. The first section is an experiment to examine the modular exponentiation. The results demonstrate that the cost of completing the modular multiplication is decreased if the number of groups is very small. In tables 7 - 9, four modular multiplications are required when there is one group, although number of bits which are equal to 0 in each table is different. The second component is the experiment to examine the point multiplication process in Elliptic Curves Cryptography. The findings demonstrate that if the number of groups is small, the costs to compute point additions are low. In tables 10 - 12, assigning one group is appeared, number of point addition is one when the multiplier of a point is an even number. However, three-point additions are required when the multiplier is an odd number. As a result, the proposed method is an alternative way that should be used when the number of groups is minimal in order to save the costs.

• 전기전자학회논문지
• /
• 제26권3호
• /
• pp.401-407
• /
• 2022

최근 자율주행 자동차를 구현하기 위해 카메라 영상을 통해 객체 및 차선을 인식하여 자율주행하는 영상처리 기술이 연구되고 있다. 안개는 카메라 촬영 영상의 가시성을 떨어뜨리기 때문에 자율주행 자동차 오작동의 원인이 된다. 이를 해결하기 위해 카메라에 실시간 처리가 가능한 안개 제거 기능을 적용하는 것이 필요하다. 따라서 본 논문에서는 성능이 우수한 Sim의 안개 제거방법을 실시간 처리가 가능한 하드웨어로 구현한다. 제안하는 하드웨어는 Verilog HDL을 사용하여 설계하였고, Xilinx사의 xc7z045-2ffg900을 Target device로 설정하여 FPGA 구현하였다. Xilinx Vivado 프로그램을 이용한 논리합성 결과 4K(4096×2160) 고해상도 환경에서 최대 동작 주파수 276.932MHz, 최대 처리 속도 31.279fps를 가짐으로써 실시간 처리 기준을 만족한다.

• 한국정보통신학회논문지
• /
• 제25권11호
• /
• pp.1627-1634
• /
• 2021

본 논문은 저전력 뉴럴 네트워크 가속기 SOC를 위한 아날로그 Convolution Filter용 저전력 초소형 ADC 회로 및 칩 설계 기술을 소개한다. 대부분의 딥러닝의 학습과 추론을 할 수 있는 Convolution neural network accelerator는 디지털회로로 구현되고 있다. 이들은 수많은 곱셈기 및 덧셈기를 병렬 구조로 구현하며, 기존의 복잡한 곱셉기와 덧셈기의 디지털 구현 방식은 높은 전력소모와 큰 면적을 요구하는 문제점을 가지고 있다. 이 한계점을 극복하고자 본 연구는 디지털 Convolution filter circuit을 Analog multiplier와 Accumulator, ADC로 구성된 Analog Convolution Filter로 대체한다. 본 논문에서는 최소의 칩면적와 전력소모로 Analog Accumulator의 아날로그 결과 신호를 디지털 Feature 데이터로 변환하는 8-bit SAR ADC를 제안한다. 제안하는 ADC는 Capacitor Array의 모든 Capacitor branch에 Split capacitor를 삽입하여 모든 branch의 Capacitor 크기가 균등하게 Unit capacitor가 되도록 설계하여 칩면적을 최소화 한다. 또한 초소형 unit capacitor의 Voltage-dependent capacitance variation 문제점을 제거하기 Flipped Dual-Capacitor 회로를 제안한다. 제안하는 ADC를 TSMC CMOS 65nm 공정을 이용하여 설계하였으며, 전체 chip size는 1355.7㎛², Power consumption은 2.6㎼, SNDR은 44.19dB, ENOB는 7.04bit의 성능을 달성하였다.

• 대한기계학회논문집A
• /
• 제26권5호
• /
• pp.939-951
• /
• 2002

We propose a new multiscale Galerkin method based on interpolation wavelets for two-dimensional Poisson's and plane elasticity problems. The major contributions of the present work are: 1) full multiresolution numerical analysis is carried out, 2) general boundaries are handled by a fictitious domain method without using a penalty term or the Lagrange multiplier, 3) no special integration rule is necessary unlike in the (bi-)orthogonal wavelet-based methods, and 4) an efficient adaptive scheme is easy to incorporate. Several benchmark-type problems are considered to show the effectiveness and the potentials of the present approach. is 1-2m/s and impact deformation of the electrode depends on the strain rate at that velocity, the dynamic behavior of the sinter-forged Cu-Cr is a key to investigate the impact characteristics of the electrodes. The dynamic response of the material at the high strain rate is obtained from the split Hopkinson pressure bar test using disc-type specimens. Experimental results from both quasi-static and dynamic compressive tests are Interpolated to construct the Johnson-Cook model as the constitutive relation that should be applied to simulation of the dynamic behavior of the electrodes. The impact characteristics of a vacuum interrupter are investigated with computer simulations by changing the value of five parameters such as the initial velocity of a movable electrode, the added mass of a movable electrode, the wipe spring constant, initial offset of a wipe spring and the virtual fixed spring constant.