• International Journal of Internet, Broadcasting and Communication
• /
• 제12권1호
• /
• pp.90-94
• /
• 2020

Artificial intelligence (AI) is software that learns large amounts of data and provides the desired results for certain patterns. In other words, learning a large amount of data is very important, and the role of memory in terms of computing systems is important. Massive data means wider bandwidth, and the design of the memory system that can provide it becomes even more important. Providing wide bandwidth in AI systems is also related to power consumption. AlphaGo, for example, consumes 170 kW of power using 1202 CPUs and 176 GPUs. Since more than 50% of the consumption of memory is usually used by system chips, a lot of investment is being made in memory technology for AI chips. MRAM, PRAM, ReRAM and Hybrid RAM are mainly studied. This study presents various memory technologies that are being studied in artificial intelligence chip design. Especially, MRAM and PRAM are commerciallized for the next generation memory. They have two significant advantages that are ultra low power consumption and nearly zero leakage power. This paper describes a comparative analysis of the four representative new memory technologies.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권6호
• /
• pp.736-744
• /
• 2016

Network on chip (NoC) is an emerging technology in the field of multi core interconnection architecture. The routers plays an essential components of Network on chip and responsible for packet delivery by selecting shortest path between source and destination. State-of-the-art NoC designs used routing table to find the shortest path and supports four ports for packet transfer, which consume high power consumption and degrades the system performance. In this paper, the multi port multi core router architecture is proposed to reduce the power consumption and increasing the throughput of the system. The shared buffer is employed between the multi ports of the router architecture. The performance of the proposed router is analyzed in terms of power and current consumption with conventional methods. The proposed system uses Modelsim software for simulation purposes and Xilinx Project Navigator for synthesis purposes. The proposed architecture consumes 31 mW on CPLD XC2C64A processor.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제36권5호
• /
• pp.376-385
• /
• 2009

그린 IT의 중요성이 부각되면서 저전력의 소프트웨어 개발에 대한 요구사항이 증가하고 있다. 본 논문에서는 임베디드 소프트웨어 개발과정에서 사용되는 기존의 전력분석기법들을 살펴보고, 이들 기법이 제공하는 분석 접근방법의 특성을 추출하였다. 이들 특성을 분류하고 체계화하여 전력분석기법에 대한 특성 모델(characteristic model)을 제안하였다. 제안한 특성 모델을 임베디드 소프트웨어 개발단계와 매핑하여 단계별 전력분석의 주안점이 무엇인가를 살펴보고, 이들이 갖는 의미를 스파이더 다이어그램을 이용하여 해석하였다. 본 연구는 임베디드 소프트웨어의 전력분석 기법에 대한 이해를 높이고, 분석방법의 선택에 대한 가이드라인을 제공할 뿐만 아니라 향후 전력분석을 위한 적용 기술의 변화를 예측할 수 있도록 하는 장점을 제공할 것으로 보인다.

• 전기학회논문지
• /
• 제60권4호
• /
• pp.871-876
• /
• 2011

In this paper, a voltage-controlled frequency tunable current-mode integrator and a 3rd-order current-mode Chebyshev filter in 1.8V-$0.18{\mu}m$ CMOS is realized for software radio applications in system-on-chips. This filter is used for reconstruction purposes between a current-steering DAC and a current-mode mixer. Power consumption of the designed filter can be reduced by using a current-mode small size integrator. And also, cutoff frequency of this filter is variable between 1.2MHz and 10.1MHz, the power consumption is 2.85mW. And the voltage bias compensated circuit is used to control the voltage variation.in the designed filter.

• 한국통신학회논문지
• /
• 제25권9A호
• /
• pp.1368-1376
• /
• 2000

본 논문은 IS-95를 기반으로 하는 CDMA(Code Division Multiple Access) 탐색자의 통합설계방법에 대해 기술 하였다. 통합설계 방법은 하드웨어와 소프트웨어를 동시에 설계하는 방법으로 설계시간의 단축과 설계비용의 감소라는 장점을 가지고 있다. 시스템을 하드웨어부분과 소프트웨어부분으로 분할할 때 동작 시간이 길고 전력 소모가 많은 부분은 하드웨어로 일반적인 기능을 담당하는 부분을 소프트웨어로 설계하는데 제안된 방법에서는 탐색자의 동기 누적단을 하드웨어로 설계하였고, 그 이외의 부분을 소프트웨어로 설계하였다. 하드웨어부분은 VHDL을 이용하여 설계되었고, 소프트웨어부분은 GC(Generic C)로 설계하였다. SYNOPSYSTM의 COSSAP을 이용하여 시뮬레이션을 수행하여 그 기능을 검증하였다. 실험 결과 소프트웨어만의 설계방법과 비교하여 최대 48.5% 동작시간 감소 효과를 얻었다.

• 한국컴퓨터정보학회논문지
• /
• 제20권7호
• /
• pp.57-64
• /
• 2015

In this paper, we propose a design of microwave motion detector using X-band doppler radar sensor to minimize the power consumption. To minimize the power consumption and implement battery operated system, pulse input with 2 KHz, 4% duty cycle is exerted on the doppler radar sensor. In order to simplify the process of working with ATmega2560 microcontroller unit, Arduino compatible board is designed and implemented. Arduino is open source hardware and many library software is published as open source tools. Smartphone app is also proposed and designed as a real-time user interface of the motion detector. The SQLite database on the Android mobile operating system is used for recording raw data of motion detection for post-processing job, such as fast Fourier transform (FFT). Bluetooth interface module is implemented on the motion detection board as a wireless communication interface to the smartphone. The speed of human movement is identified by post-processing FFT.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.932-935
• /
• 2002

In this paper, we introduce new FTL(Flash Translation Layer) driver algorithm that tolerate the power off errors. FTL driver is the software that provide the block device interface to the upper layer software such as file systems or application programs that using the flash memory as a block device interfaced storage. Usually, the flash memory is used as the storage devices of the mobile system due to its low power consumption and small form factor. In mobile system, the state of the power supplement is not stable, because it using the small sized battery that has limited capacity. So, a sudden power off failure can be occurred when we read or write the data on the flash memory. During the write operation, power off failure may introduce the incomplete write operation. Incomplete write operation denotes the inconsistency of the data in flash memory. To provide the stable storage facility with flash memory in mobile system, FTL should provide the fault tolerance against the power off failure. SSR (Simple Sector Remapper) is a fault tolerant FTL driver that provides block device interface and also provides tolerance against power off errors.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.749-752
• /
• 2012

최근 에너지 문제가 사회적인 이슈가 되면서, 그린컴퓨팅이 주목을 받고 있다. 그린 컴퓨팅을 위한 다각적인 접근 방법 중 하나로, 컴퓨터의 전력 소비 프로파일링에 관한 연구가 활발히 진행되고 있는데, 대표적으로 PowerAPI, PowerTop, JouleMeter, pTop, 그리고 EnergyChecker 등의 도구가 있다. 이러한 연구들은 순수 소프트웨어에 기반하여 각 컴퓨터 디바이스들의 소비 전력을 측정할 수 있을 뿐 아니라, 이를 바탕으로 프로세스 레벨에서 전력 소비 프로파일링을 수행함으로써 각 프로그램의 전력 소비량도 분석할 수 있다. 따라서 전력을 많이 소비하는 프로세스를 파악하고 제어함으로서 전체 전력 소비를 줄이거나, 프로그램 설계 시 프로파일링 전력 데이터를 바탕으로 저전력 프로그램설계를 가능케 하여, 궁극적으로 그린 컴퓨팅을 지향할 수 있게 한다. 본 논문에서는 전술한 대표적인 연구들을 비교 분석하여 이상적인 프로세스 레벨 전력 소비 프로파일러의 특징들을 도출하고자 한다.

• 대한전자공학회논문지SD
• /
• 제39권4호
• /
• pp.72-83
• /
• 2002

본 논문에서는 공급 전압을 순수하게 소프트웨어적으로 제어함으로서, 하드웨어 구현이 간단하고 전력 소모를 효과적으로 줄이며 복잡한 인터페이스 회로가 필요 없는 새로운 저전력 VLSI 시스템 아키텍처를 제안하였다. 제안된 아키텍처는 클록 주파수-공급 전압 특성을 순수하게 소프트웨어적으로만 모델링하고, 시스템상의 여러 칩들에 대해서 각각 독립적으로 공급 전압을 제어하고, 주 클록 주파수 f/sub CLK/의 1/n인 f/sub CLK/, f/sub CLK/2, f/sub CLK/3...만을 클록 주파수로 허용하였다. 또한, 제안된 저전력 VLSI 시스템 아키텍처의 프로토타입 시스템을 제작하고 전력 소모를 측정하였다. 프로토타입 시스템은 기존의 상용 마이크로프로세서 평가 보드를 약간 수정하여 레벨 쉬프터와 전안 스위치와 같은 간단한 개별 소자만을 덧붙여서 제작되었으며, 0.58W이던 전력 소모가 0.12W로 감소함을 확인할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.765-768
• /
• 2012

최근 스마트기기의 보급률이 점점 증가하면서, 기기의 활용도가 계속해서 증가함과 동시에 사용되는 응용프로그램도 점차 고급화하고 있다. 그러나 이로 인해 기기의 사용시간은 점차 줄어들게 되는데, 이러한 문제를 해결하기 위하여 하드웨어/소프트웨어적으로 수많은 연구들이 이루어지고 있다. 그 중 하나는 프로세스 단위 별로 전력 소모량을 프로파일링하는 것인데, 이렇게 측정된 에너지 소모 데이터에 기반하여 프로세스들을 관리함으로서 잔존 에너지를 효율적으로 사용할 수 있다. 아울러 응용프로그램이 소모하는 에너지 사용 트레이스를 프로그램 설계 단계에서 분석하고 고려함으로서 저전력 프로그램 설계도 가능케 한다. 본 논문에서는 안드로이드 플랫폼을 위한 소프트웨어 기반의 프로세스 레벨 전력 소비량 측정 기법들을 조사하고 그 기법들의 장점과 단점을 서로 비교 분석하여 개선 방안을 제안한다.