• Journal of the Korean Vacuum Society
• /
• v.17 no.4
• /
• pp.278-291
• /
• 2008

For the semiconductor manufacturing processes, so many vacuum systems are needed with large power consumption for vacuum pumps. Semiconductor device manufacturing makers are concerned about the power consumption and have to address this because it is related with the environmental issues. So many solutions including the design and the control of them by vacuum pump manufacturers to reduce the power consumption of vacuum pump are proposed. However, how to use vacuum pumps by users and the conditions for vacuum pump to be used are also very important to reduce the power consumption. In this article, how to reduce the power consumption of vacuum pumps is explained briefly and what the impact of semiconductor technology trend on the power consumption is considered very briefly.

• Electronics and Telecommunications Trends
• /
• v.23 no.6
• /
• pp.92-101
• /
• 2008

전원관리 및 전력소모 절감 기술은 휴대폰, 노트북 등의 휴대 기기 사용이 보편화되고 다기능화, 고성능화함에 따라 지속적으로 발전해 왔다. 특히 반도체 소자의 선폭이 나노미터급으로 초미세화 됨에 따라 누설 전류가 급증하고 칩의 처리 성능을 높이기 위해 클록 주파수를 높이면서 스위칭 전류 소모도 증가하므로, 이러한 동적/정적 전력소모 증가를 억제시킬 수 있는 다중 문턱전압 소자, DVFS, sub-threshold, 클록 게이팅, 저전압 회로 기술이 SoC 설계에 점진적으로 적용되고 있다. 이에 본 고에서는 휴대폰용 부품을 중심으로, 무선 통신 기능을 갖춘 기기의 전력소모 요인을 분석하고 배터리 사용시간을 연장시킬 수 있는 저전력 SoC 기술 동향을 살펴보고자 한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2000.04a
• /
• pp.1089-1094
• /
• 2000

소형 고성능 가전기기를 실현하기 위한 다기능 고집적의 실리콘화에 대응하기 위하여 반도체 업계는 SoC(System On a Chip) 설계, 반도체 지적 재산권인 IP(Intellectual Property)에 관한 연구를 두개의 핵심 연구 항목으로 설정하여 진행되어 왔다. 반도체 레이아웃 이식 자동화 시스템은 설계 재활용(Design Reuse), IP의 실용화와 확산을 위한 핵심 연구 과제 중의 하나로써, Time-To-Market 과 Time-To-Money 를 동시에 가능토록 하는 근간의 기술이 된다. 본 연구는 정확하고 고속의 IP내의 반도체 소자 인식 알고리즘, 그래프를 이용한 제한 조건의 구현과 해석, 향상된 컴팩션(Compaction) 알고리즘의 연구로 말미암아 기존의 연구 결과 대비 평균 20배의 속도 향상과 평균 41%의 메모리만을 사용함으로써 경쟁 기술 대비 월등한 우위를 보이고 있다. 이로써, 대형의 반도체 설계 도면의 처리를 가능하도록 하였으며, 반도체 IP의 응용성(flexibility)을 부여 함으로써, IP의 재활용의 기초 연구와 SoC 설계 확산에 지렛대 역할을 하는 연구가 되리라고 예측한다.

• IT SoC Magazine
• /
• s.22
• /
• pp.12-21
• /
• 2007

2008년도 정보통신부에서 추진할 IT부품소재 부문의 기술개발 후보 중 일부를 소개한다. 반도체 45nm technology 기반 회로설계기술로 차기 SoC의 요소 IP를 확보하고, 차세대 플렉시블 소자구현을 위하여 유연성 기판위에 디스플레이 기능을 기본으로 전자소자 등을 집적화하는 기술개발을 추진할 계획이다. 또한 모바일기기에서 항상 중요한 에너지원 확보차원에서 '에너지- 하베스트'라고 하는 주변의 다양한 진동에너지를 수확하여 전기에너지로 변환 저장하는 기술을 개발할 계획이며, 산업체에 바로 적용할 단기프로젝트로 LCD의 화상신호에 따라 후면 광의 휘도를 시간 및 위치적으로 변화시켜 구동하는 면 광원 기반의 백 라이트 유닛 기술 등의 주제를 기획 발굴하였다. 본 기획 중 일부는 1월에 기술개발 신규사업으로 공고되고, 1개월간의 접수과정 후 2월 선정평가를 거쳐 3월부터 사업이 시작될 예정이다.

• Journal of Navigation and Port Research
• /
• v.46 no.3
• /
• pp.179-190
• /
• 2022

In this study, we investigated the characteristic impedance and bandwidth of CPW3DCS (coplanar waveguide employing periodic 3D coupling structures), and examined its potential for the development of a marine radio communication FISoC (fully-integrated system on chip) semiconductor device. To extract bandwidth and characteristic impedance of the CPW3DC, we induced a measurement-based equation reflecting measured insertion loss, and compared the measured results of the propagation constant β and characteristic impedance with the measured ones. According to the results of the comparison, the calculated results show a good agreement with the measured ones. Concretely, the propagation constant β and characteristic impedance exhibited an maximum error of 3.9% and 6.4%, respectively. According to the results of this study, in a range of LT = 30 ~ 150 ㎛ for the length of periodic structures, the CPW3DC exhibited a passband characteristic of 121 GHz, and a very small dependency of characteristic impedance on frequency. We could realize a low impedance transmission line with a characteristic impedance lower than 20 Ω by using CPW3DCS with a line width of 20 ㎛, which was highly reduced, compared with a 3mm line width of conventional transmission line with the same impedance. The characteristic impedance was easily adjusted by changing LT. The above results indicate that the CPW3DC can be usefully used for the development of a wireless communication FISoC (fully-integrated system on chip) semiconductor device. This is the first report of a study on the bandwidth of the CPW3DC.

• Journal of the Semiconductor & Display Technology
• /
• v.22 no.3
• /
• pp.101-105
• /
• 2023

Organic photo Diodes (OPDi) give multiple advantages in the growing interest of the flexible optoelectronic devices. Organic semiconductors are freeform as they can deposit on any substrate, so it could be flexible. But the inorganic material photodiodes (PDs) are usually fabricated on silicon wafers which are solid. So, normally PDs are inflexible. By those reasons, we decided to make the vacuum deposited small molecule OPDi. We have investigated the OPDi's J-V characteristic by changing the thickness of p-type layer of OPDi. This device consists of indium-tin-oxide (ITO) / 2,3:6,7-dibenzanthracene (pentacene) / buckminsterfullerene (C60) / aluminum (Al). Its J-V characteristics were measured in the probe station(4156C) that can give dark condition while measuring. And for the luminance characteristics, the photocurrent was measured with the bright halogen lamp and a probe station.

• Proceedings of the Korean Institute of Navigation and Port Research Conference
• /
• 2022.11a
• /
• pp.390-391
• /
• 2022

Recently, SpaceX, private enterprise dealing in space development company, has reported a plan for launching of low earth orbit satellites via Starlink Business, and launched 900 satellites until now. Concretely, it plans tp operate Ku/Ka band satellite, and launch 7,518 of V band satellites for broadband communication. Therefore, wireless communication service for ship will be provided, and various solutions will be offered through the low earth orbit satellites. In this work, we investigated RF characteristics of coplanar waveguide employing periodic 3D coupling structures, and examined its potential for a development of marine radio communication FISoC (fully-integrated system on chip) semiconductor device.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2006.05a
• /
• pp.221-224
• /
• 2006

이온주입으로 비정질화된 실리콘의 재결정화 및 활성화에 대한 실험을 전기로를 이용하여 수행하였다. 비정질 실리콘이 결정화 및 활성화가 이루어지면 전계효과 이동도가 좋아진다. 이동도가 향상되면 저항이 작아지고, 이로 인하여 소자의 크기가 작아질 수 있어 소형화가 가능해진다. 결정화 정도를 확인하는 방법으로 Four point probe를 이용한 면저항 측정과 라만 peak 측정을 이용하였다. 이온주입 후 비정질화된 실리콘의 재결정화를 통해서는 $600\;^{\circ}C$에서 1시간 열처리한 값이 가장 많이 결정화가 되었다는 것을 알 수 있었다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2015.10a
• /
• pp.854-857
• /
• 2015

As the number of devices integrated on system-on-chip(SoC) increases exponentially, energy reduction technology is essential. Dynamic Voltage and Frequency Scaling (DVFS) is a very effective technique for reducing power consumption. Since it requires complex voltage regulators and PLL circuits, DVFS tends to have significant overheads. In this paper, we propose a new voltage selection algorithm to minimize transition overhead for multiprocessor SoC (MPSoC). Simulation results show that proposed algorithm appears less energy consumption with transition overhead even though maintains performance.

• Journal of the Korean Vacuum Society
• /
• v.17 no.2
• /
• pp.109-112
• /
• 2008

The miniaturization of device size and submicron process causes serious problems in conventional metallization due to the solubility of silicon and metal at the interface, such as an increasing contact resistance in the contact hole and interdiffusion between metal and silicon. Moreover, the interaction between Cu and Si is so strong and detrimental to the electrical performance of Si even at temperatures below $200^{\circ}C$. Therefore it is necessary to implement a barrier layer between Cu and Si. So we study W-C-N diffusion barrier for prevent Cu diffusion as a function of $N_2$ gas flow and thermal stability. Especially, we also study the W-C-N diffusion barrier for analyzing the change of lattice constants.