• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.293-296
• /
• 2000

In this paper, we designed a 192-tap echo canceller for a modem using VHDL. To evaluate errors, we used adaptive algorithm. We adopted pipeline technique and realized delay-taps with RAMs. We simulated this design using Altera MAX+PLUS II.

• 한국통신학회논문지
• /
• 제29권2C호
• /
• pp.306-314
• /
• 2004

배열 안테나를 사용하고 있는 CDMA 기반의 이동 통신 기지국은 효율적인 빔 형성을 위해서 배열 안테나 시스템을 이루고 있는 송수신기 모듈의 정확한 성능을 필요로 하며 이를 위해 오차 보정이 반드시 필요하다. 일반적으로 오차 보정은 internal 오차 보정과 external 오차 보정으로 크게 구분 할 수 있다. 특히 internal 오차 보정은 수신기 모듈을 이루고 있는 RF/IF 회로 소자들의 특성이 변하기 때문에 정기적으로 오차 보정이 필요하다고 알려져 있다. 본 논문에서는 비동기 CDMA 시스템에서 안테나 배열 소자들 간의 진폭 이득과 위상 응답에 오차가 생길 때 온라인으로 보정 할 수 있는 알고리듬을 제안한다. 부공간(subspace) 기반의 알고리듬의 성능 평가와 분석 결과를 제시하기 위해 실험으로 측정한 데이터를 이용하였고, simulated annealing이라는 최적화 방법을 사용하여 부공간(subspace) 기반의 알고리듬에서 발생하는 초기값 문제를 해결하고 모의실험을 통해 확인하였다.

• 한국산학기술학회논문지
• /
• 제18권2호
• /
• pp.704-710
• /
• 2017

본 연구팀은 프레스 공정의 협소공간에서 작업이 가능한 6자유도 로봇을 개발하고 있으며, 본 논문은 개발된 로봇의 작업 시간을 최소화하기 위한 작업 시퀀스 최적화 방법을 제안하였다. 우선 6 자유도 로봇의 기구학을 모델링하고 작업 시간 예측 방법을 기술하였다. 그리고 작업 시퀀스 최적화를 위하여 수학적 모델을 제시하고, 이를 바탕으로 개미 집단 시스템(ant colony system), 시뮬레이트 어니일링(simulated annealing), 유전자 알고리즘(genetic algorithm)의 세 가지 최적화 방법을 적용하고 결과를 비교 분석하였다. 시뮬레이션 결과 유전자 알고리즘이 가장 좋은 결과를 보임을 확인할 수 있었으며, 계산 속도 측면에서도 가장 빨리 최적값에 수렴하였다. 또한, 개미집단시스템과 시뮬레이티드 어니일링의 경우 여러 파라미터 값들의 설정에 따라 수렴된 최적값의 편차가 비교적 큰 것에 비하여, 유전자 알고리즘은 파라미터 값에 상관없이 안정적으로 근사 최적값을 찾을 수 있었다. 마지막으로, 로봇의 작업시퀀스 최적화 방법을 시각적으로 검증하기 위하여 Mathworks 사의 Matlab과 Coppelia Robotics 사의 V-REP (virtual robot experimentation platform)를 사용한 시뮬레이션을 수행하였다.

• 한국산업정보학회논문지
• /
• 제12권1호
• /
• pp.46-53
• /
• 2007

3축 CNC 공작기계상에서 자유형상의 벽을 가진 자유곡면을 가공할 때 최종 NC (Numerical Control) 코드를 만들기 위한 공구 경로는 효율적으로 결정 되어져야 한다. 단일화된 황삭과 정삭 알고리즘 및 공구경로가 이미 그래픽으로 Part 1에서 시뮬레이션 되었다. 본 연구에서는 Part 1에서 보여진 시뮬레이션 결과를 3축 CNC 공작기계를 이용하여 자유곡면 바닥을 가진 일반적인 파켓 밀링을 위한 직선 보간 및 직선+아크를 혼합한 보간을 위한 NC 공구경로 데이터로 만들어서 3D 격자 항행 알고리즘을 실험하였고 그 효용성을 증명하였다.

• International Journal of Precision Engineering and Manufacturing
• /
• 제2권2호
• /
• pp.57-64
• /
• 2001

In recent years, the concern of designing multi-stage gear drives ha increased with more application of them in high-speed and high-load. Until now, however, the researches on the design of gear drives have been focused on single gear pairs. Thus the design practice for multi-stage gear drives has been depended on experiences and expertise of designers and carried out commonly by trial and error. We propose an automation algorithm for the design of two-and three-strage cylindrical gear drives. The two types of dimensional design processes have been proposed to determine gear dimensions in a formal way. The first design process(Process I) uses to total volume of gears to determine gear ration , and uses K factor , unit load and aspect ration to determine gear dimensions, The second one(Process II) makes use of Niemann's formula and center distance to calculate gear ratio and gear dimensions. Process I and Process II employ material date from AGMA and ISO standards, respectively. The configuration design determines the positions of gears with minimizing the volume of gearbox by using a simulated annealing algorithm. The availability of the design algorithm is validated by the design examples to two-and three=stage gear drives.

• Journal of Electrical Engineering and Technology
• /
• 제10권4호
• /
• pp.1655-1666
• /
• 2015

This paper proposes a new approach of Field Programmable Gate Array (FPGA) controlled digital implementation of shunt active power filter (SAPF) under steady state and dynamic operations. Typical implementations of SAPF uses microprocessor and digital signal processor (DSP) but it limited for complex algorithm structure, absence of feedback loop delays and their cost can be exceed the benefit they bring. In this paper, the hardware resources of an FPGA are configured and implemented in order to overcome conventional microcontroller or digital signal processor implementations. This proposed FPGA digital implementation scheme has very less execution time and boosts the overall performance of the system. The FPGA controller integrates the entire control algorithm of an SAPF, including synchronous reference frame transformation, phase locked loop, low pass filter and inverter current controller etc. All these required algorithms are implemented with a single all-on chip FPGA module which provides freedom to reconfigure for any other applications. The entire algorithm is coded, processed and simulated using Xilinx 12.1 ISE suite to estimate the advantages of the proposed system. The coded algorithm is also defused on a single all-on-chip Xilinx Spartan 3A DSP-XC3SD1800 laboratory prototype and experimental results thus obtained match with simulated counterparts under the dynamic state and steady state operating conditions.

• 산업공학
• /
• 제10권2호
• /
• pp.1-13
• /
• 1997

The problem of the formation of machine-part cells in FMS is a very important issue at the planning and operating stages of FMS. This problem is inherently a combinatorial optimization problem, proven to be NP-complete(or, NP-hard). Among the several kinds of approaches which have been applied to solve the combinatorial optimization problems, the Simulated Annealing(SA) algorithm, a technique of random search type with a flexibility in generating alternatives, is a powerful problem solving tool. In this paper, the SA algorithm is used to solve machine cell-part family formation problems. The primary purpose of the study is to find the near-optimal solution of machine cell-part family formation problem, whare the product volume and number of operations are prespecified, that can minimize the total material handling cost caused by exceptional elements and intercell moves as much as possible. The results show that the SA algorithm is able to find a near-optimal solution for practical problems of the machine cell-part family formation.

• 한국멀티미디어학회논문지
• /
• 제1권2호
• /
• pp.154-161
• /
• 1998

본 연구에서는 영상 데이터를 실시간으로 처리하기 위해 병렬처리기 및 병렬 기억장치 구조를 제안하였으며, 많은 영상 데이터 중에서 문화재 영상을 대상으로 하였다. 기존의 영상 인식 및 검색 알고리즘은 병렬화하기에 적합하지 않아서 병렬화 가능한 알고리즘을 제안하였고, 제안된 알고리즘을 부분적으로 병렬화하고, 적합한 병렬 기억장치 및 병렬처리기 구조를 제안한 다음 CADENCE사의 모의실험 패키지인 Verilog-XL을 이용해서 모의실험 하였다. 그 결과 81배의 속도향상을 볼 수 있었다.

• 한국멀티미디어학회논문지
• /
• 제7권3호
• /
• pp.349-356
• /
• 2004

본 논문에서는 SA(simulated annealing) 알고리듬에 기반한 4-f 광 상관 시스템을 이용하여 실제적인 영상 보안 시스템을 제안하였다. 반복적인 SA알고리듬을 이용하여 이진 위상 성분을 갖는 암호화된 영상과 키 영상을 얻고, 4-f 광 상관 시스템을 이용하여 암호화된 영상과 키 영상과의 상관을 통해 복호화된 영상이 구해진다. 제안된 방법에서는 암호화된 영상 및 키 영상이 이진 위상 성분으로 구성되므로 광 보안 시스템을 구현하기 쉬운 장점이 있다. 그리고 만약 암호화된 영상을 암호화 시스템내에서 고정시키고, 키 영상 정보만을 달리 하면 서로 다른 영상을 복호화할 수 있으므로 차별화된 인증시스템에 응용할 수 있는 장점도 있다. 컴퓨터 시뮬레이션 결과는 두 영상(암호화 및 키 영상)의 이진 위상 성분에도 불구하고, 복호화영상이 생성됨을 보여준다.

• 한국군사과학기술학회지
• /
• 제23권1호
• /
• pp.28-36
• /
• 2020

Due to the continued demand for high-definition video, video compression technology is steadily developing and the High Efficiency Video Coding standard was established in 2013. However, despite the development of this compression technology, it is very difficult to smoothly transmit VGA-level videos in Ultra-narrowband environments. In this paper, the target information preprocessing algorithm is presented for smooth transmission of target images moving in forest or open-terrain in Ultra-narrowband environment. In addition, for algorithm verification, the target information preprocessing algorithm was simulated and the simulated results were compared with the video compression result without the algorithm being applied.