• Journal of information and communication convergence engineering
• /
• 제3권4호
• /
• pp.179-183
• /
• 2005

A photodiode capable of obtaining a sufficient photo/ dark current ratio at both forward bias state and reverse bias state is proposed. The photodiode includes a glass substrate, an aluminum film formed as a lower electrode over the glass substrate, an alumina film formed as an insulator barrier over the aluminum film, a hydrogenated amorphous silicon film formed as a photo conduction layer over a portion of the alumina film, and a transparent conduction film formed as an upper electrode over the hydro-generated amorphous silicon film. A good quality alumina $(Al_2O_3)$ film is formed by oxidation of aluminum film using electrolyte solution of succinic acid. Alumina is used as a potential barrier between amorphous silicon and aluminum. It controls dark-current restriction. In case of photodiodes made by changing the formation condition of alumina, we can obtain a stable dark current $(\~10^{-12}A)$ in alumina thickness below $1000{\AA}$. At the reverse bias state of the negative voltage in ITO (Indium Tin Oxide), the photo current has substantially constant value of $5{\times}10^{-9}$ A at light scan of 100 1x. On the other hand, the photo/dark current ratios become higher at smaller thicknesses of the alumina film. Therefore, the alumina film is used as a thin insulator barrier, which is distinct from the conventional concept of forming the insulator barrier layer near the transparent conduction film. Also, the structure with the insulator thin barrier layer formed near the lower electrode, opposed to the ITO film, solves the interface problem of the ITO film because it provides an improved photo current/dark current ratio.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 추계학술대회 논문집
• /
• pp.39-39
• /
• 2009

We fabricated p-channel TFTs based on poly Silicon. The 35nm thickness silicon dioxide layer structure got higher $I_{on}/I_{off}$ ratio, field-effect Mobility and output current than 10nm thickness. And 35nm layer showed low leakage current and threshold voltage. So, 35nm thickness silicon dioxide layer TFTs are faster reaction speed and lower power consumption than 10nm thickness.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.1065-1068
• /
• 2003

For the first time, high quality ultra-thin strained Si/SiGe on Insulator (SGOI) substrate with total SGOI thickness( $T_{Si}$ + $T_{SiGe}$) of 13 nm is developed to combine the device benefits of strained silicon and SOI. In the case of 6- 10 nm-thick top silicon, 100-110 % $I_{d,sat}$ and electron mobility increase are shown in long channel nFET devices. However, 20-30% reduction of $I_{d,sat}$ and electron mobility are observed with 3 nm top silicon for the same long channel device. These results clearly show that the FETs operates with higher performance due to the strain enhancement from the insertion of SiGe layer between the top silicon layer and the buried oxide(BOX) layer. The performance degradation of the extremely thin( 3 nm ) top Si device can be attributed to the scattering of the majority carriers at the interfaces.

• 마이크로전자및패키징학회지
• /
• 제10권3호
• /
• pp.83-88
• /
• 2003

증착온도와 어닐링 조건에 따른 반도체-원자 초격자 구조의 광전자특성이 연구되었다. 나노결정의 Si-O 초격자 구조는 MBE 시스템에 의해 형성되었다. 다층의 Si-O 초격자 다이오드는 매우 안정한 포토루미네슨스 특성과 높은 브레이크다운 전압을 갖는 양호한 절연 특성을 나타내었다. 이러한 결과는 미래의 초고속 및 저전력 CMOS 소자에서 SOI 구조의 대체 방안으로 사용될 수 있을 뿐만 아니라, 실리콘계 광전자 소자 및 양자 전자 소자에도 응용될 수 있을 것이다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 추계학술발표강연 및 논문개요집
• /
• pp.151-151
• /
• 2003

열화학기상증착법(Thermal-CVD)을 이용하여 SOI(snilicon-on-insulator)기판과 실리콘기판 상에 단결정 3C-SiC 이종박막을 동시에 성장하고, 그 특성을 비교 분석하였다. 결정성 평가로는 X-선 회절(XRD)분석과 Raman 산란 분광분석, 그리고 투과전자현미경을 이용하였고, 잔류 웅력 비교 분석으로는 laser scanning 방법 과 Raman 산란 분광분석의 3C-SiC LO peak의 위치변화, 그리고 X-선 회절분석의 3C-SiC(004) peak의 위치변화를 이용하였다. 그 결과 SOI 기판과 실리콘 기판상에 고품위의 단결정 3C-SiC 박막이 성장됨을 확인하였고, SOI 기판을 사용한 경우 실리콘 기판에 비해 성장된 3C-SiC 이종박막의 잔류 응력이 실제로 감소됨을 확인하였다.

• Transactions on Electrical and Electronic Materials
• /
• 제5권4호
• /
• pp.129-132
• /
• 2004

The electrothermal characteristics of a high voltage LIGBT(Lateral Insulated Gate Bipolar Transistor) using thin silicon on insulator (SOI) and silicon on sapphire (SOS) such as thermal conductivity and sink is analyzed by MEDICI. The device simulations demonstrate that the thermal conductivity of the buried oxide is an important parameter for modeling of the thermal behavior of SOI devices. In this paper we simulated the thermal conductivity and temperature distribution of a SOI LIGBT with an insulator layer of SiO$_2$ and $Al_2$O$_3$ at before and after latch-up and verified that the SOI LIGBT with the $Al_2$O$_3$ insulator had good thermal conductivity and reliability.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.811-816
• /
• 2019

초고진공 화학기상증착장치(UHV-CVD)에 의해 성장된 실리콘-흡착된 산소(Si-O) 초격자가 실리콘 양자전자소자를 위한 에피택셜 장벽으로 소개되었다. 전류-전압 측정 결과 높은 브레이크다운 전압을 갖는 매우 안정하고 양호한 절연특성을 나타내었다. 에피택셜 성장된 Si-O 초격자는 SOI(silicon on insulator)를 대체할 수 있는 절연층으로도 사용될 수 있음을 보여준다. 이 두꺼운 장벽은 전계효과트랜지스터(FET)의 절연 게이트로 유용하게 사용될 수 있어 FET 위에 또 다른 FET를 제작할 수 있으므로 미래 실리콘계 3차원 집적회로의 궁극적인 목표에 한층 더 다가갈 수 있는 가능성을 보여주는 것이다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.285-285
• /
• 2011

최근 반도체 소자의 미세화에 따라, 단채널 효과에 의한 누설전류 및 소비전력의 증가 등이 문제되고 있다. 대표적인 휘발성 메모리인 dynammic random access memory (DRAM)의 경우, 소자의 집적화가 진행됨에 따라 저장되는 정보의 양을 유지하기 위해 캐패시터영역의 복잡한 공정을 요구하게 된다. 하나의 캐패시터와 하나의 트랜지스터로 이루어진 기존의 DRAM과 달리, single transistor (1T) DRAM은 silicon-on-insulator (SOI) 기술을 기반으로 하여, 하나의 트랜지스터로 DRAM 동작을 구현한다. 이러한 구조적인 이점 이외에도, 우수한 전기적 절연 특성과 기생 정전용량 및 소비 전력의 감소 등의 장점을 가지고 있다. 또한 strained-Si 층을 적용한 strained-Silicon-On-Insulator (sSOI) 기술을 이용하여, 전기적 특성 및 메모리 특성의 향상을 기대 할 수 있다. 본 연구에서는 sSOI 기판위에 1T-DRAM을 구현하였으며, impact ionization과 gate induced-drain-leakage (GIDL) 전류에 의한 메모리 구동 방법을 통해 sSOI 1T-DRAM의 메모리 특성을 평가하였다. 그 결과 strain 효과에 의한 전기적 특성의 향상을 확인하였으며, GIDL 전류를 이용한 메모리 구동 방법을 사용했을 경우 낮은 소비 전력과 개선된 메모리 윈도우를 확인하였다.

• 정보학연구
• /
• 제7권2호
• /
• pp.69-76
• /
• 2004

본 논문은 여러 가지 환경조건하(염무, 안개, 비)에서 오손된 실키콘애자의 누설전류파형과 파형의 스펙트럼 분석 결과를 나타내었다. 200ms동안 누설전류의 크기가 더욱 커지면 커질수록, 60Hz에서의 스펙트럼의 크기도 커짐을 알 수 있었다. 만일 오손된 애자들이 고밀도의 염무에 접촉되면 낮은 스펙트럼을 갖은 누설전류파형이 계측되었고, 간헐적으로 높은 파형이 계측되었다. 누설전류자료 분석의 경우, 전기적인 활동은 염무 측정시 애자표면에 누적된 오손물질로 인한 일시적인 아크거동으로 특성지어진다. 이것은 애자표면을 따라 흐르는 누설전류에 대한 경로를 제공하게 된 것이다. 그것은 특별한 애자의 퍼포먼스 측정을 평가하기위하여 오손누적의 지표를 갖은 것으로서 중요한 것이다. 만일 표면 저항의 떨어짐이 크게 되면, 그때의 누설전류는 전력품질이 저하시킨 섬락을 중단시키는 공급된 전류이 점차로 증가되어진다.

• Current Optics and Photonics
• /
• 제3권6호
• /
• pp.522-530
• /
• 2019

We present simulation methods to accurately determine the transmission efficiency and far-field patterns (FFPs) of a shallow-etched waveguide grating antenna (WGA) formed on a silicon-on-insulator wafer based on the finite-difference time-domain (FDTD) approach. The directionality and the FFP of a WGA with >1-mm in length can be obtained reliably by simulating a truncated WGA structure using a three-dimensional FDTD method and a full-scale WGA using a two-dimensional FDTD with the effective index method. The developed FDTD methods are applied to the simulation of an optical phased array (OPA) composed of a uniformly spaced WGA array, and the steering-angle dependent transmission efficiency and FFPs are obtained in OPA structures having up to 128-channel WGAs.