• 정보보호학회논문지
• /
• 제21권5호
• /
• pp.15-25
• /
• 2011

차분 오류 공격(DFA)은 블록 암호의 안전성 분석에 널리 사용되는 부채널 공격 기법으로서, 대표적인 블록 암호인 DES, AES, ARIA, SEED 등에 적용되었다. 2008년 Wei 등은 ARIA-128에 대한 첫번째 DFA를 제안하였다. 이 공격은 평균 45개의 바이트 오류를 이용하여 128-비트 비밀키를 복구하였다. 본 논문에서는 Wei 등의 공격을 개선한 ARIA-128에 대한 DFA를 제안했다. 본 논문에서 제안하는 공격은 4개의 오류만을 이용하여 O($2^{32}$)의 계산 복잡도로 ARIA-128의 비밀키를 복구할 수 있다.

• International Journal of Computer Science & Network Security
• /
• 제21권4호
• /
• pp.264-271
• /
• 2021

From an information security perspective, protecting sensitive data requires utilizing algorithms which resist theoretical attacks. However, treating an algorithm in a purely mathematical fashion or in other words abstracting away from its physical (hardware or software) implementation opens the door to various real-world security threats. In the modern age of electronics, cryptanalysis attempts to reveal secret information based on cryptosystem physical properties, rather than exploiting the theoretical weaknesses in the implemented cryptographic algorithm. The correlation power attack (CPA) is a Side-Channel Analysis attack used to reveal sensitive information based on the power leakages of a device. In this paper, we present a power Hacking technique to demonstrate how a power analysis can be exploited to reveal the secret information in AES crypto-core. In the proposed case study, we explain the main techniques that can break the security of the considered crypto-core by using CPA attack. Using two cryptographic devices, FPGA and 8051 microcontrollers, the experimental attack procedure shows that the AES hardware implementation has better resistance against power attack compared to the software one. On the other hand, we remark that the efficiency of CPA attack depends statistically on the implementation and the power model used for the power prediction.

• 한국유통학회지:유통연구
• /
• 제3권1호
• /
• pp.7-29
• /
• 1998

Manufacturers want brand promotions at the stores. In contrast, retailers want promotions for the stores rather than for the brands since better store promotions can attract customers from the competing retail stores. In this paper, three scenarios are assumed for the promotions in terms of the allowances or the side-payments form the manufacturer to the retailer and the pass-through rate for the allowances being used for the brand promotions by the retailer. An analytical model for the marketing channel distribution is used for the analysis. Then, several marketing implications are suggested based on the findings.

• 정보보호학회논문지
• /
• 제29권2호
• /
• pp.287-297
• /
• 2019

부채널 분석에 안전하게 암호 알고리즘을 구현하는 경우, 설계자들은 일반적으로 1차 마스킹 기법과 하이딩 기법을 혼합하여 사용한다. 1차 마스킹 기법과 하이딩 기법을 혼합하여 사용한 구현은 충분한 안전성과 효율성 모두 만족하는 방법이다. 그러나 더미 연산이 실제 연산과 구별될 수 있다면, 공격자는 설계자가 더미 연산을 추가함으로써 의도한 공격 복잡도보다 낮은 공격 복잡도로 비밀 키를 획득할 수 있다. 본 논문에서는 C언어 이용 시 더미 연산에 사용되는 변수의 형태를 4가지로 분류하고, 변수의 형태를 달리 사용하여 하이딩 대응기법을 적용한 경우 모두에 대해 더미 연산을 구분할 수 있는 신규 취약점을 제시한다. 그리고 이에 대한 대응기법을 제시한다.

• 정보보호학회논문지
• /
• 제32권4호
• /
• pp.607-615
• /
• 2022

SITM (See-In-The-Middle) 공격은 부채널 정보를 활용한 차분 분석 기법 중 하나로, CHES 2020에서 제안되었다. 이 기법은 부분적으로 부채널 마스킹이 적용된 블록암호에서 부채널 마스킹이 적용되지 않은 중간 라운드의 전력 파형을 이용해 차분 분석을 진행한다. 블록암호 GIFT는 CHES 2017에 제안된 경량암호로, 블록암호 PRESENT에서 발견된 취약점을 보완하고 더욱 효율적인 구현이 가능하도록 설계되었다. 본 논문에서는 부분 마스킹이 적용된 GIFT-128에 대한 SITM 공격을 제안한다. 이 공격은 4-라운드와 6-라운드 부분 마스킹이 적용된 GIFT-128을 공격대상으로 하며, 공격에 필요한 시간/데이터 복잡도는 각각 2^14.01 /2^14.01, 2¹⁶ /2¹⁶ 이다. 본 논문에서는 SITM 공격에서 사용 가능한 마스터키 복구 논리를 비교하여, 상황에 따라 더욱 효율적인 논리를 선택하는 기준을 성립한다. 마지막으로, NIST 표준 경량암호 공모사업 최종 후보 중 하나인 GIFT-COFB에 해당 공격을 적용하는 방안을 제시한다.

• 정보보호학회논문지
• /
• 제28권5호
• /
• pp.1099-1112
• /
• 2018

미래에 양자컴퓨터가 상용화될 것을 대비하여 전 세계적으로 양자컴퓨터에도 안전한 후 양자 암호(post quantum cryptography)에 대한 연구가 활발히 진행되고 있다. 그중 빠른 속도와 높은 안전성을 제공하는 부호 기반 암호시스템에 대하여 다양한 부채널 분석에 대한 취약점이 발견되고 있으며, 이에 따라 부채널 분석에 안전한 암호시스템 설계를 위한 연구가 진행되고 있다. 본 논문에서는 HyMES(Hybrid McEliece Scheme)에 대해 단 하나의 파형만을 이용하여 비밀키를 복원하는 방법을 제안한다. HyMES는 기존에 제안되었던 McEliece에 비해 키 크기가 작고, 암복호화 속도 또한 기존보다 빠르게 설계된 부호 기반 공개키 암호시스템이다. HyMES 복호화 알고리즘에는 신드롬 값 계산에 필요한 패리티 검사 행렬(parity-check matrix)을 연산하는 과정이 있다. 본 논문에서는 이 과정에서 사용되는 비선형 함수에 대한 결합 확률 분포가 비밀키 값에 따라 달라짐을 이용하여 HyMES를 분석하였다. 공개키 암호를 대상으로 한 결합 확률 분포 기반 분석은 본 논문에서 처음으로 제안되었다.

• 한국수자원학회논문집
• /
• 제40권3호
• /
• pp.277-286
• /
• 2007

사다리꼴단면을 가진 광정횡월류위어에서의 흐름특성을 3차원 수치모의를 통해 분석하였다. 본 연구결과， 본류 수로의 푸르드수가 증가함에 따라 월류유량비와 횡월류 유량계수는 감소하는 경향을 보였다. 그리고 횡월류 유량이 증가하면서 월류부 하류 수로의 주흐름구간은 축소되며，횡윌류위어의 대안 측에 형성되는 재순환영역의 크기는 증가하는 양상을 보였다. 횡월류위어 측에서의 주흐름방향 수위분포는 위어 시점부에서 급격히 하강하여 점차 증가하다 위어 종점부에서 급격히 상승했다 하강하는 양상을 보이는데, 위어 종점부에서 수위가 급히 상승하는 원인은 위어의 종점부가 흐름의 장애물로 작용하기 때문이다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2011년도 춘계학술발표대회
• /
• pp.1016-1019
• /
• 2011

RSA-CRT 알고리즘은 RSA 의 지수승 연산의 효율성을 향상시키기 위해 널리 사용되고 있으며, CRT 를 적용한 알고리즘은 다양한 방법의 부채널 분석(Side Channel Analysis)으로부터 약점이 노출되어 왔다. 그 중 Boer 등에 의해 발표된 MRED 분석 방법은, 등 간격의 데이터(Equidistant Data)를 이용하여 CRT 의 모듈러 리덕션 연산(Modular Reduction)결과로부터의 약점을 활용하여 일반적인 DPA 분석 법을 적용시킨 방법이다. 우리는 리덕션 결과의 데이터에 의존한 분석에서 벗어나, 리덕션 알고리즘 중간 연산 과정을 공격하는 새로운 공격 방법을 개발하였으며, 새로운 공격은 오직 "$256{\times}n$개"의 파형만으로 키 공간을 상당히 줄일 수 있기 때문에, 제한된 평문 수에서 이전에 알려져 있던 일반적인 MRED 분석 방법보다 향상된 분석 성능을 제공한다. 본 논문은 리더션 연산과정을 이용한 새로운 전력 분석 방법을 실제 MCU Chip 을 이용한 분석 결과를 제안한다.

• 정보보호학회논문지
• /
• 제25권5호
• /
• pp.985-991
• /
• 2015

정보보호용 임베디드 장치에 RSA 암호 알고리듬을 구현하여 연산을 수행할 경우, 동작 과정에서 발생하는 부채널 누설 정보에 의해 비밀 키가 노출될 가능성이 있다. 여러 부채널 공격 중에서 RSA 알고리듬을 수행하면서 발생한 하나의 전력 파형에서 전력 충돌 쌍을 찾아 공격하는 충돌 전력 분석 공격이 매우 위협적인 것으로 알려져 있다. 최근 이 공격에 대한 대응책으로 윈도우 기법에 기반하여 블라인딩과 지수 분할 기법을 적용한 RSA 멱승 알고리듬이 제안되었다. 본 논문에서는 윈도우 크기가 2일 때를 기준으로 이 대응책의 공격 복잡도가 $2^{98}$이라는 원 논문의 주장과 달리 $2^{53}$의 복잡도를 제공한다는 점을 밝히고자 한다.

• ETRI Journal
• /
• 제34권1호
• /
• pp.76-86
• /
• 2012

The block cipher ARIA has been threatened by side-channel analysis, and much research on countermeasures of this attack has also been produced. However, studies on countermeasures of ARIA are focused on software implementation, and there are no reports about hardware designs and their performance evaluation. Therefore, this article presents an advanced masking algorithm which is strong against second-order differential power analysis (SODPA) and implements a secure ARIA hardware. As there is no comparable report, the proposed masking algorithm used in our hardware module is evaluated using a comparison result of software implementations. Furthermore, we implement the proposed algorithm in three types of hardware architectures and compare them. The smallest module is 10,740 gates in size and consumes an average of 47.47 ${\mu}W$ in power consumption. Finally, we make ASIC chips with the proposed design, and then perform security verification. As a result, the proposed module is small, energy efficient, and secure against SODPA.