• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 춘계학술대회
• /
• pp.789-790
• /
• 2013

기존 MOS (Metal-Oxide-Semiconductor) 소자의 게이트 산화막으로 사용된 $Er_2O_3/SiO_2$ 더블레이어 층은 낮은 누설전류와 높은 캐패시턴스를 갖는 장점을 가지고 있다. 본 논문에서는 이 더블레이어 층을 비휘발성 메모리 소자의 전하포획층으로 처음 적용하여 우수한 성능의 메모리 특성을 얻을 수 있었다. 소자를 제작하기 전에 EDISON Nanophysics 시뮬레이션을 통해 낮은 누설 전류값과 높은 캐패시턴스 값을 기준으로 하여 산화막 두께를 최적화하였다. 이 후, 최적화된 조건으로 금속실리사이드 소스/드레인, 10 um/ 10um의 채널 넓이/길이를 갖는 비휘발성 메모리 소자를 제작하였다. 그 결과, 11 V, 50 ms의 프로그램 특성, -11 V, 500 ms의 소거 특성 및 10년의 기억유지 특성, $10^4$의 내구성 특성을 얻을 수 있었다.

• 센서학회지
• /
• 제13권3호
• /
• pp.195-198
• /
• 2004

For a diffusion barrier against copper, tantalum nitride films have been deposited on $SiO_{2}$ by atomic layer deposition (ALD), using PEMAT(Pentakis(ethylmethylamino)tantalum) and $NH_{3}$ as precursors, Ar as purging gas. The deposition rate of TaN at substrate temperature $250^{\circ}C$ was about $0.67{\AA}$ per one cycle. The stability of TaN films as a Cu diffsion barrier was tested by thermal annealing for 30 minutes in $N_{2}$ ambient and characterized through XRD, sheet resistance, and C-V measurement(Cu($1000{\AA}$)/TaN($50{\AA}$)/$SiO_{2}$($2000{\AA}$)/Si capacitor fabricated), which prove the TaN film maintains the barrier properties Cu below $400^{\circ}C$.

• 한국전기전자재료학회논문지
• /
• 제30권10호
• /
• pp.641-645
• /
• 2017

In this study, an epoxy insulation barrier for high voltage GIS was developed using epoxy and a filler with a Young's modulus of 11 GPa. The material was investigated using a simulation of the principal stress, displacement, and safety factors while optimizing the profile shape. The simulation showed that thelarger Young's modulus of the $Al_2O_3$ filler compared to the $SiO_2$ in the epoxy insulation can contribute to an increase in resistance to mechanical fracturing for theoptimized profile barrier in high voltage GIS. In addition, the safety factor was improved by 10%. It can be concluded that the mechanical fracturing properties of the insulation barrier can be enhanced by increasing the content of the elastic filler, $Al_2O_3$, for high voltage GIS applications.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2011년도 춘계학술발표대회
• /
• pp.41.2-41.2
• /
• 2011

Recently, scaling down of ULSI (Ultra Large Scale Integration) circuit of CMOS (Complementary Metal Oxide Semiconductor) based electronic devices become much faster speed and smaller size than ever before. However, very narrow interconnect line width causes some drawbacks. For example, deposition of conformal and thin barrier is not easy moreover metallization process needs deposition of diffusion barrier and glue layer. Therefore, there is not enough space for copper filling process. In order to overcome these negative effects, simple process of copper metallization is required. In this research, Cu-V thin alloy film was formed by using RF magnetron sputter deposition system. Cu-V alloy film was deposited on the plane $SiO_2$/Si bi-layer substrate with smooth and uniform surface. Cu-V film thickness was about 50 nm. Cu-V layer was deposited at RT, 100, 150, 200, and $250^{\circ}C$. XRD, AFM, Hall measurement system, and XPS were used to analyze Cu-V thin film. For the barrier formation, Cu-V film was annealed at 200, 300, 400, 500, and $600^{\circ}C$ (1 hour). As a result, V-based thin interlayer between Cu-V film and $SiO_2$ dielectric layer was formed by itself with annealing. Thin interlayer was confirmed by TEM (Transmission Electron Microscope) analysis. Barrier thermal stability was tested with I-V (for measuring leakage current) and XRD analysis after 300, 400, 500, 600, and $700^{\circ}C$ (12 hour) annealing. With this research, over $500^{\circ}C$ annealed barrier has large leakage current. However V-based diffusion barrier annealed at $400^{\circ}C$ has good thermal stability. Thus, thermal stability of vanadium-based thin interlayer as diffusion barrier is good for copper interconnection.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.128-128
• /
• 2011

Polysilicon thin-film transistors (poly-Si TFTs)는 능동행렬 액정 표시 소자(AMLCD : Active Matrix Liquid Crystal Display)와 DRAM과 같은 메모리 분야에 폭넓게 적용이 가능하기 때문에 많은 연구가 진행되고 있다. 최근 poly-Si TFTs의 우수한 특성으로 인하여 주변 driving circuits에 직접화가 가능하게 되었다. 또한 디스플레이 LCD 패널에 controller와 메모리와 같은 다 기능의 장치을 직접화 하여 비용의 절감과 소자의 소형화가 가능한 SOP (System on panels)에 연구 또한 진행 되고 있다. 이미 잘 알려진 바와 같이 비휘발성 메모리는 낮은 소비전력과 비휘발성이라는 특성 때문에 이동식 디바이스에 데이터 저장 장치로 많이 사용되고 있다. 하지만 플로팅 타입의 비휘발성 메모리는 제작공정의 문제로 인하여 SOP의 적용에 어려움을 가지고 있다. SONOS 타입의 메모리는 빠른 쓰기/지우기 효율과 긴 데이터 유지 특성을 가지고 있으나 소자의 스케일링 따른 누설전류의 증가와 10년의 데이터 보존 특성을 만족 시킬 수 가 없는 문제가 발생한다. 본 연구에서는 SOP 적용을 위하여 ELA 방법을 통하여 결정화한 poly-Si TFT memory를 SiO2/Si3N4/SiO2 Tunnel barrier와 High-k HfO2과 Al2O3을 Trapping layer와 Blocking layer로 적용, 비휘발성 메모리을 제작하여 전기적 특성을 알아보았다.

• 한국결정성장학회지
• /
• 제13권5호
• /
• pp.254-259
• /
• 2003

Sol-gel dip coating법으로 soda lime glass 기판 위에 ATO(antimony-doped tin oxide) 투명전도막을 제조할 때, 기판 위에 형성된 $SiO_2$ barrier 층 및 $N_2$ gas annealing 에 따른 광투과율 및 전기적 특성에 대한 효과를 정량적으로 측정하고, XPS(X-ray photoelectron spectroscopy) 분석을 통해 고찰하였다. $SiO_2$ barrier층을 갖는 glass 기판 위에 코팅된400 nm 두께의 ATO 박막을 질소분위기에서 annealing한 결과, 광 투과율은 84%그리고 전기저항은 약 $5.0\times 10^{-3}\Omega \textrm{cm}$로 측정되었다 XPS 분석결과 이러한 우수한 전기전도성은 $SiO_2$ buffer층이 glass 기판으로부터 Na 이온의 확산을 막아 ATO막 내에 $Na_2SnO_3$ 및 SnO와 같은 2차상 불순물의 형성을 억제하여 막 내부의 Sb의 농도 및 $Sb^{5+}/Sb^{3+}$ 비를 증가시키고, $N_2$ annealing은 $Sb^{5+}$ 도 환원시키지만 $Sn^{4+}$를 환원시키는 효과가 크게 작용하였기 때문으로 사료된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.219-219
• /
• 2010

기존의 플로팅 타입의 메모리는 소자의 소형화에 따른 인접 셀 간의 커플링 현상과 전계에 따른 누설전류의 증가 등과 같은 문제가 발생한다. 이에 대한 해결책으로서 전하 저장 층을 폴리실리콘에서 유전체를 사용하는 SONOS 형태의 메모리와 NFGM (Nano-Floating Gate Memory)연구가 되고 있다. 그러나 높은 구동 전압, 느린 쓰기/지우기 속도 그리고 10년의 전하보존에 대한 리텐션 특성을 만족을 시키지 못하는 문제가 있다. 이러한 문제를 해결 하고자 터널베리어를 엔지니어링 하는 TBM (Tunnel Barrier Engineering Memory) 기술에 대한 연구가 활발히 진행 중이다. TBM 기술은 터널 층을 매우 얇은 다층의 유전체를 사용하여 전계에 따른 터널베리어의 민감도를 증가시킴으로써 빠른 쓰기/지우기 동작이 가능하며, 10년의 전하 보존 특성을 만족 시킬 수 있는 차세대 비휘발성 메모리 기술이다. 또한 고유전율 물질을 터널층으로 이용하면 메모리 특성을 향상 시킬 수가 있다. 일반적으로 TBM 기술에는 VARIOT 구조와 CRESTED 구조로 나눠지는데 본 연구에서는 두 구조의 장점을 가지는 Staggered tunnel barrier 구조를 $Si_3N_4$와 HfAlO을 이용하여 디자인 하였다. 이때 HfO2와 Al2O3의 조성비는 3:1의 조성을 갖는다. $Si_3N_4$와 HfAlO을 각각 3 nm로 적층하여 리세스(Recess) 구조의 트랜지스터를 제작하여 차세대 비휘발성 메모리로써의 가능성을 알아보았다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2009년도 9th International Meeting on Information Display
• /
• pp.725-727
• /
• 2009

Lowering the dielectric constant is one of the important issues for the efficiency and the power consumption in the plasma display panel (PDP) industry. This study examined the effect of the addition of ceramic filler (up to 10% of crystalline and amorphous silica, respectively) to a $B_2O_3$-ZnO- $P_2O_5$ glass matrix on the dielectric, coefficient of thermal expansion, etching behaviors and residual stress for the barrier ribs in plasma display panels. The dielectric constant of barrier ribs is affected by containing two types of $SiO_2$ filler for the barrier rib composition in PDP.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.128-129
• /
• 2008

The annealing effects of $SiO_2/Si_3N_4$ stacked tunneling dielectrics were investigated. I-V characteristics of band gap engineered tunneling gate stacks consisted of $Si_3N_4/SiO_2/Si_3N_4$(NON), $SiO_2/Si_3N_4/SiO_2$(ONO) dielectrics were evaluated and compared with $SiO_2$ single layer using the MOS(Metal-Oxide-Semiconductor) capacitor structure. The leakage currents of engineered tunneling barriers (ONO, NON stacks) are lower than that of the conventional $SiO_2$ single layer at low electrical field. Meanwhile, the engineered tunneling barriers have larger tunneling current at high electrical field and improved electrical characteristics by annealing processes than $SiO_2$ layer.

• 한국세라믹학회지
• /
• 제32권1호
• /
• pp.31-36
• /
• 1995

(100) Si was oxidized in N2O ambient, and the film properties of oxynitride dielectrics were compared with pure SiO2. The growth rate, after pre-oxidation in O2/N2 ambient with raising temperature, is faster than that of O2/N2O treatment during the same condition. Nitrogen piles up at the interface of SiO2 and Si substrate and the content is about 2atom%. Comparing with pure SiO2, oxynitride dielectrics shows less dielectric breakdown failures and flat-band voltage shift, and good diffusion barrier property to dopant(BF2) is also observed.