• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1998년도 추계학술발표강연 및 논문개요집
• /
• pp.107-107
• /
• 1998

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.288-288
• /
• 2011

최근 Charge Trap Flash (CTF) Non-Volatile Memory (NVM) 소자가 30 nm node 이하로 보고 되면서, 고집적화 플래시 메모리 소자로 각광 받고 있다. 기존의 CTF NVM 소자의 tunnel layer로 쓰이는 SiO2는 성장의 용이성과 Si 기판과의 계면특성, 낮은 누설전류와 같은 장점을 지니고 있다. 하지만 단일층의 SiO2를 tunnel layer로 사용하는 기존의 Non-Valatile Memory (NVM)는 두께가 5 nm 이하에서 direct tunneling과 Stress Induced Leakage Current (SILC) 등의 효과로 인해 게이트 누설 전류가 증가하여 메모리 보존특성의 감소와 같은 신뢰성 저하에 문제점을 지니고 있다. 이를 극복하기 위한 방안으로, 최근 CTF NVM 소자의 Tunnel Barrier Engineered (TBE) 기술이 많이 접목되고 있는 상황이다. TBE 기술은 SiO2 단일층 대신에 서로 다른 유전율을 가지는 절연막을 적층시킴으로서 전계에 대한 민감도를 높여 메모리 소자의 쓰기/지우기 동작 특성과 보존특성을 동시에 개선하는 방법이다. 또한 터널링 절연막으로 유전률이 큰 High-K 물질을 이용하면 물리적인 두께를 증가시킴으로서 누설 전류를 줄이고, 단위 면적당 gate capacitance값을 늘릴 수 있어 메모리 소자의 동작 특성을 개선할 수 있다. 본 연구에서는 CTF NVM 소자의 trap layer로 쓰이는 HfO2의 두께를 5 nm, blocking layer의 역할을 하는 Al2O3의 두께를 12 nm로 하고, tunnel layer로 Si3N4막 위에 유전율과 Energy BandGap이 유사한 HfAlO와 ZrO2를 적층하여 Program/Erase Speed, Retention, Endurance를 측정을 통해 메모리 소자로서의 특성을 비교 분석하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.189-190
• /
• 2011

Cu가 기존 배선물질인 Al을 대체함에 따라 resistance-capacitance (RC) delay나 electromigration (EM) 등의 문제들이 어느 정도 해결되었다. 그러나 지속적인 배선 폭의 감소로 배선의 저항 증가, EM 현상 강화 그리고 stability 악화 등의 문제가 지속적으로 야기되고 있다. 이를 해결하기 위한 방법으로 Cu alloy seed layer를 이용한 barrier 자가형성 공정에 대한 연구를 진행하였다. 이 공정은 Cu 합금을 seed layer로 사용하여 도금을 한 후 열처리를 통해 SiO2와의 계면에서 barrier를 자가 형성시키는 공정이다. 이 공정은 매우 균일하고 얇은 barrier를 형성할 수 있고 별도의 barrier와 glue layer를 형성하지 않아 seed layer를 위한 공간을 추가로 확보할 수 있는 장점을 가지고 있다. 또한, via bottom에 barrier가 형성되지 않아 배선 전체 저항을 급격히 낮출 수 있다. 합금 물질로는 초기 Al이나 Mg에 대한 연구가 진행되었으나, 낮은 oxide formation energy로 인해 SiO2에 과도한 손상을 주는 문제점이 제기되었다. 최근 Mn을 합금 물질로 사용한 안정적인 barrier 형성 공정이 보고 되고 있다. 하지만, barrier 형성을 하기 위해 300도 이상의 열처리 온도가 필요하고 열처리 시간 또한 긴 단점이 있다. 본 실험에서는 co-sputtering system을 사용하여 Cu-V 합금을 형성하였고, barrier를 자가 형성을 위해 300도에서 500도까지 열처리 온도를 변화시키며 1시간 동안 열처리를 실시하였다. Cu-V 공정 조건 확립을 위해 AFM, XRD, 4-point probe system을 이용하여 표면 거칠기, 결정성과 비저항을 평가하였다. Cu-V 박막 내 V의 함량은 V target의 plasma power density를 변화시켜 조절 하였으며 XPS를 통해 분석하였다. 열처리 후 시편의 단면을 TEM으로 분석하여 Cu-V 박막과 SiO2 사이에 interlayer가 형성된 것을 확인 하였으며 EDS를 이용한 element mapping을 통해 Cu-V 내 V의 거동과 interlayer의 성분을 확인하였다. PVD Cu-V 박막은 기판 온도에 큰 영향을 받았고, 200 도 이상에서는 Cu의 높은 표면에너지에 의한 agglomeration 현상으로 거친 표면을 가지는 박막이 형성되었다. 7.61 at.%의 V함량을 가지는 Cu-V 박막을 300도에서 1시간 열처리 한 결과 4.5 nm의 V based oxide interlayer가 형성된 것을 확인하였다. 열처리에 의해 Cu-V 박막 내 V은 SiO2와의 계면과 박막 표면으로 확산하며 oxide를 형성했으며 Cu-V 박막 내 V 함량은 줄어들었다. 300, 400, 500도에서 열처리 한 결과 동일 조성과 열처리 온도에서 Cu-Mn에 의해 형성된 interlayer의 두께 보다 두껍게 성장 했다. 이는 V의 oxide formation nergyrk Mn 보다 작으므로 SiO2와의 계면에서 산화막 형성이 쉽기 때문으로 판단된다. 또한, V+5 이온 반경이 Mn+2 이온 반경보다 작아 oxide 내부에서 확산이 용이하며 oxide 박막 내에 여기되는 전기장이 더 큰 산화수를 가지는 V의 경우 더 크기 때문으로 판단된다.

• 한국재료학회지
• /
• 제8권12호
• /
• pp.1090-1098
• /
• 1998

Rf 마그네트론 반응성 스퍼터링법으로 $RuO_2$박막을 Si 및 Ru/Si 기판 위에 증착한 뒤 산소 분위기 (1atm)에서 열처리를 하여 RuO$_2$박막의 열적 안정성 및 확산방지 특성을 연구하였다.$ RuO_2$박막은 산소 분위기 $700^{\circ}C$에서 10분까지 안정하여, 산소와 실리콘에 대한 우수한 확산방지 특성을 나타내었다 $750^{\circ}C$ 열처리시, 우선 성장 방위에 관계없이 RuO$_2$박막 표면 및 내부에서 휘발 반응이 일어남과 동시에 확산방지 특성은 저하되었다. 그러나 80$0^{\circ}C$ 열처리 시에는 $750^{\circ}C$ 열처리와는 다른 미세구조를 나타내었다. 이러한 열처리 온도에 따른 휘발반응에는 RuO$_2$의 표면 결함구조인 $RuO_3$와 증착시 박막내 함유된 과잉산소에 의한 결함 구조가 영향을 주는 것으로 판단된다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.415-416
• /
• 2009

The tunnel barrier engineered charge trap flash (TBE-CTF) non-volatile memory using CRESTED tunneling barrier was fabricated by stacking thin $Si_3N_4$ and $SiO_2$ dielectric layers. Moreover, high-k based $HfO_2$ charge trap layer and $Al_2O_3$ blocking layer were used for further improvement of the NVM (non-volatile memory) performances. The programming/erasing speed, endurance and data retention of TBE-CTF memory was evaluated.

• 전자공학회논문지A
• /
• 제29A권4호
• /
• pp.22-27
• /
• 1992

The cyclic voltammogram characteristics at the magnetized SrO${\cdot}6Fe_{2}O_{3}$ ceramics/(($10^{-3}$M KCI + p-Si powders) and /(($10^{-4}$M CsNO$_3$ + n-GaAs powders) suspension interfaces have been studied using the microelectrophoresis and the cyclic voltammetric method. The negatively charged ions are specifically absorbed on the virgin and the magnetized SrO${\cdot}6Fe_{2}O_{3}$ ceramics surfaces. The zeta potentials of the p-Si and n-GaAs colloidal semiconductors are + 41mV and -44.8mV, respectively. The magnetization effects act as potential barriers at the magnetized SrO${\cdot}6Fe_{2}O_{3}$ interfaces. The positivelely charged p-Si and the negatively charged n-GaAs colloidal semiconductors act as potential barriers at the virgin SrO${\cdot}6Fe_{2}O_{3}$ interfaces. On the other hand, the charged p-Si and n-GaAs colloidal semiconductors act as potential barrier scavengers at the magnetized SrO${\cdot}6Fe_{2}O_{3}$ interfaces. The magnetization effects and the charged colloidal semiconductor effects are irreversible and interdependent.

• 한국표면공학회지
• /
• 제55권6호
• /
• pp.376-382
• /
• 2022

Yb₂Si₂O₇ has a coefficient of thermal expansion similar to that of the base material of SiC and has excellent corrosion resistance in a high-temperature oxidizing atmosphere including water vapor, so it is being studied as one of the materials for environmental barrier coatings (EBCs). In this study, Yb₂Si₂O₇ powder granule is deposited using atmospheric plasma spraying (APS) with different Ar/He ratios. Phase formation and microstructural characteristics are investigated with the coated specimens. In the coating layer, the crystallinity decreased, and the amorphous content increased from an increase in the ratio of Ar. In addition, the various types of particles involved by local volatilization of Si according to the Ar/He ratios were identified.

• 한국진공학회지
• /
• 제5권4호
• /
• pp.333-340
• /
• 1996

Cu 확산방지막으로서의 Tin의 특성을 면저항 특정, X선 회절 분석, SEM, AES, capacitance-voltage(C-V) 측정에 의하여 평가하고, Cu의 확산을 민감하게 알아내는 정도를 특성 평가 방법간에 비교하였다. 여러 가지 증착방법에 의하여 Cu/TiN/Ti/SiO2/Si 구조의 다층 박막시편을 제작하였으며, 이 시편을 10% H2/90% Ar분위기, 열처리 온도 500~$800{\circ}C$ 범위에서 2시간 동안 열처리하였다. TiN의 Cu 확산방지 효과가 소멸된 경우 Cu 박막 표면에서 불규칙한 모양의 spot을 관찰할 수 있었으며 outdiffusion된 Si를 검출할 수 있었다. MOS capacitor의 C-V 특성은 열처리 온도에 따라 급격하게 변화하였다. C-V 측정에서 inversion capacitance는 열처리 온도 500~$700^{\circ}C$범위에서 열처리 온도가 높아질수록 감소하다가 $800^{\circ}C$에서 크게 증가하였으며, 이러한 특성의 변화는 TiN을 통해서 $SiO_2$와 Si내로 확산된 Cu에 의하여 발생되는 것으로 생각된다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1998년도 추계학술대회 논문집
• /
• pp.21-24
• /
• 1998

The properties of ZrN layer deposited by Sputtering system have been investigated in the application of diffusion barrier layer to copper. ZrN layer exhibited a excellent barrier property up to $700^{\circ}$ and higher resistivity. If an excess $O_2$is protected during the process of ZrN deposition, ZrN layer will be possible to use a diffusion barrier layer to copper.

• 한국전기전자재료학회논문지
• /
• 제25권2호
• /
• pp.121-124
• /
• 2012

The characteristics of Ga-doped zinc oxide (GZO) thin films deposited at different deposition temperatures (TS~250 to $550^{\circ}C$) on 4H-SiC have been investigated. Structural and electrical properties of GZO thin film on n-type 4H-SiC(0001) were investigated by using x-ray diffraction(XRD), atomic force microscopy(AFM), Hall effect measurement, barrier height from I-V curve and Auger electron spectroscopy(AES). XRD $2\theta$ scan shows GZO thin film has preferential orientation with c-axis perpendicular to SiC substrate surface. The lowest resistivity ($\sim1.9{\times}10^{-4}{\Omega}cm$) was observed for the GZO thin film deposited at $400^{\circ}C$. As deposition temperature increases, barrier height between GZO and SiC was increased. Whereas, resistivity of GZO thin films as well as barrier height between GZO and SiC were increased after annealing process in air atmosphere. It has been found that the c-axis oriented crystalline quality as well as the relative amount of activated Ga3+ ions and oxygen vacancy may affect the electrical properties of GZO films on SiC.