• 한국진공학회지
• /
• 제8권1호
• /
• pp.13-19
• /
• 1999

방사광을 이용한 전반사 형광 분석법으로 Si 웨이퍼 표면 금속 불순물의 검출능을 향상시켰다. 측정장치는 특정 단색광 에너지만을 선택할 수 있는 모노크로메팅부, 측정챔버안으로 유입되는 방사광은 차폐하고 원하는 크기의 단색광을 선택하는 슬릿부 그리고 Si 웨이퍼 표면에서 전반사에 의해 발생하는 형광 X-선을 검출하는 측정부로 구성되어 있다. 단색광의 에너지는 10.90 KeV로 선택하였고, 최적의 전반사 조건을 확립하기 위하여 소멸시간과 Fe의 형광 X-선의 강도비의 관계를 이용하였다. 기존 X-선원을 이용하여 관찰한 결과와 비교하였을 경우에, 최대 약 50배까지 검출감도를 향상 시킬 수 있었다. 특히, TRXFA(Total Reflection X-ray Fluorescence Analyzer)법으로는 검출하기 어려운 $5\times10^{10}\textrm{atomas/cm}^2$ 수준의 금속오염은 방사광을 이용한 TRSFA(Total Reflection Synchrotron Fluorescence Analyzer)법으로는 충분히 검출할 수 있고, $5\times10^{9}\textrm{atomas/cm}^2$금속 불순물가지 검출할 수 있는 방법 및 장치를 개발하였다. 이를 이용하여 차세대 Si 웨이퍼의 초극미량 금속 불순물 분석에 이용할 수 있는 방법으로 기대된다.

• 한국생산제조학회지
• /
• 제6권4호
• /
• pp.34-38
• /
• 1997

This paper presents a joining method by using the silicon wafer in order to apply to joint to the 3-dimensional structures of semiconductor device, high-speed , high integration, micro machine, silicon integrated sensor, and actuator. In this study, the high atomic beam, stabilized by oxidation film and organic materials at the material surface, is investigated, and the purified is obtained by removing the oxidation film and pollution layer at the materials. And the unstable surface is obtained, which can be easily joined. In order to use the low temperatures for the joint method, the main subjects are obtained as follows: 1) In the case of the silicon wafer and the silicon wafer and the silicon wafer of alumina sputter film, the specimens can be jointed at 2$0^{\circ}C$, and the joining strength is 5Mpa. 2) The specimens can not always be joined at the room temperatures in the case of the silicon wafer and the silicon wafer of alumina sputter film.

• 센서학회지
• /
• 제9권2호
• /
• pp.134-140
• /
• 2000

Si기판 직접접합기술은 전자소자 및 MEMS에의 응용에 있어 대단히 매력적인 기술이다. 본 논문에서는 Si기판 직접접합에 있어서 HF 전처리 조건에 따른 초기접합에 관하여 서술한다. 접합된 시료들의 특성은 HF 농도, 인가하중과 같이 각각의 접합조건하에서 분석하였으며, 접합력은 인장강도측정법에 의해 평가하였다. 계면상의 결합성분과 표면의 거칠기는 FT-IR과 AFM을 사용하여 평가하였다. HF 전처리 후 Si기판 표면상의 Si-F결합은 DI water에 세정하는 동안 Si-OH로 재배열되며, 결과적으로 hydrophobic 기판은 Si-OH$\cdots$(HOH$\cdots$HOH$\cdots$HOH)$\cdots$OH-S의 수소결합되어 hydrophilic화된다. 초기접합력은 초기접합전의 HF 전처리 조건에 의존한다. (최소 : $2.4kgf/cm^2{\sim}$최대 : $14.9kgf/cm^2$)

• 한국재료학회지
• /
• 제8권10호
• /
• pp.890-897
• /
• 1998

n-InP(001)기판과 PECVD법으로 ${Si}_3N_4$(200nm)막이 성장된 InP 기판사이의 direct wafer bonding을 분석하였다. 두 기판을 접촉시켰을 때 이들 사이의 결합력에 크게 영향을 주는 표면 상태를 접촉각 측정과 AFM을 통해서 분석하였다. InP 기판은 $50{\%}$ 불산용액으로 에칭하였을 때 접촉각이 $5^{\circ}$, RMS roughness는 $1.54{\AA}$이었다. ${Si}_3N_4$는 암모니아수 용액으로 에칭하였을 때 RMS roughness가 $3.11{\AA}$이었다. Inp 기판과 ${Si}_3N_4$/InP를 각각 $50{\%}$ 불산 용액과 암모니아수 용액에 에칭한 후 접촉시켰을 때 상당한 크기의 초기 겹합력을 관찰할 수 있었다. 기계적으로 결합된 시편을 $580^{\circ}C$-$680^{\circ}C$, 1시간동안 수소 분위기와 질소분우기에서 열처리하였다. SAT(Scanning Acoustic Tomography)측정으로 두 기판 사이의 결합여부를 확인하였다. shear force로 측정한 InP 기판과 ${Si}_3N_4$/InP사이의 결합력은 ${Si}_3N_4$/InP 계면의 결합력만큼 증가되었다. TEM과 AES를 이용해서 di-rect water bonding 계면과 PECVD계면을 분석하였다.

• 한국재료학회지
• /
• 제32권9호
• /
• pp.396-402
• /
• 2022

In this study, surface roughness and interfacial defect characteristics were analyzed after forming a high-k oxide film on the surface of a prime wafer and a test wafer, to study the possibility of improving the quality of the test wafer. As a result of checking the roughness, the deviation in the test after raising the oxide film was 0.1 nm, which was twice as large as that of the Prime. As a result of current-voltage analysis, Prime after PMA was 1.07 × 10 A/cm² and Test was 5.61 × 10 A/cm², which was about 5 times lower than Prime. As a result of analyzing the defects inside the oxide film using the capacitance-voltage characteristic, before PMA Prime showed a higher electrical defect of 0.85 × 10¹² cm^-2 in slow state density and 0.41 × 10¹³ cm^-2 in fixed oxide charge. However, after PMA, it was confirmed that Prime had a lower defect of 4.79 × 10¹¹ cm^-2 in slow state density and 1.33 × 10¹² cm^-2 in fixed oxide charge. The above results confirm the difference in surface roughness and defects between the Test and Prime wafer.

• 마이크로전자및패키징학회지
• /
• 제20권4호
• /
• pp.81-85
• /
• 2013

웨이퍼 적층 기술은 반도체 전 후 공정을 이용한 효과적인 방법으로 향후 3D 적층 시스템의 주도적인 발전방향이라고 할 수 있다. 웨이퍼 레벨 3D 적층 시스템을 제조하기 위해서는 TSV (Through Si Via), 웨이퍼 본딩, 그리고 웨이퍼 thinning의 단위공정 개발 및 웨이퍼 warpage, 열적 기계적 신뢰성, 전력전달, 등 시스템적인 요소에 대한 연구개발이 동시에 진행되어야 한다. 본 연구에서는 웨이퍼 본딩에 가장 중요한 역할을 하는 Cu CMP (chemical mechanical polishing) 공정에 대한 특성 분석을 진행하였다. 8인치 Si 웨이퍼에 다마신 공정으로 Cu 범프 웨이퍼를 제작하였고, Cu CMP 공정과 oxide CMP 공정을 이용하여 본딩 층 평탄화에 미치는 영향을 살펴보았다. CMP 공정 후 Cu dishing은 약 $180{\AA}$이었고, 웨이퍼 표면부터 Cu 범프 표면까지의 최종 높이는 약 $2000{\AA}$이었다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2010년도 춘계학술발표대회
• /
• pp.27.2-27.2
• /
• 2010

In recent years, there is a strong requirement of low cost, stable microelectro mechanical systems (MEMS) for resonators, microswitches and sensors. Most of these devices consist of freely suspended microcantilevers, which are usually made by the etching of some sacrificial materials. Herein, we have attempted to use Si nanowires, inherited from the parent Si wafer, as a sacrificial material due to its porosity, low cost and ease of fabrication. Prior to the fabrication of the Si nanowires silver nanoparticles were continuously formed on the surface of Si wafer. Vertically aligned Si nanowires were fabricated from the parent Si wafers by aqueous chemical route at $50^{\circ}C$. Afterwards, the morphological and structural characteristics of the Si nanowires were investigated. The morphology of nanowires was strongly modulated by the resistivity of the parent wafer. The 3-step etching of nanowires in diluted KOH solution was carried out at room temperature in order to control the fast etching. A layer of $Si_3N_4$ (300 nm) was used for the selective fabrication of nanowires. Finally, a freely suspended bridge of zinc oxide (ZnO) was fabricated after the removal of nanowires from the parent wafer. At present, we believe that this technique may provide a platform for the inexpensive fabrication of futuristic MEMS.

• 한국진공학회지
• /
• 제6권1호
• /
• pp.9-19
• /
• 1997

본 연구에서는 실리콘 웨이퍼 표면에 존재하는 미량의 Zn, Fe, Ti 금속 오염물들이 UV-excited chlorine radical을 이용한 건식세정 방법으로 제거되는 반응과정을 찾아내고자 하였다. 실리콘 웨이퍼 상에 진공증착법으로 원형패턴이 있는 Zn, Fe, Ti 박막을 증착시켜 상온 및 $200^{\circ}C$에서 UV/$Cl_2$세정하였을 때, 염소 래디컬($Cl^*$)이 Fe, Zn, Ti와 반응하여 제거되 는 것을 반응 전후 광학현미경과 SEM을 통해 표면 형상 변화를 관찰하였고, in-line으로 연결된 XPS를 통해서 반응 후 웨이퍼 표면에 남아있는 화합물의 화학적 결합상태를 관찰 하였으며, UV/$Cl_2$ 세정 후 실리콘 기판이 손상받는 정도를 알기 위해 AFM으로 표면 거칠 기를 측정하였다. 광학현미경과 SEM의 분석 결과에 의하면 Zn와 Fe는 쉽게 제거되는 반면 염화물을 형성하기 보다는 휘발성이 적은 산화물을 형성하는 경향이 강한 Ti은 약간만 제 거되는 것을 확인하였다. XPS분석을을 통해서 이들 금속 오염물들이 chlorine radical과 반 응하여 웨이퍼 표면에 금속 염화물을 형성하고 있는 것을 확인하였고, UV/$Cl_2$세정처리를 하였을 때 실리콘 웨이퍼의 표면 거칠기가 약간 증가하는 것을 알 수 있었다. 지금까지의 결 과를 볼 때, 습식세정과 UV/$Cl_2$건식세정을 병행하면 플라즈마 및 레이저를 사용하는 다른 건식세정 방법에 비하여 보다 저온에서 실리콘 기판의 큰 손상 없이 비교적 용이하게 금속 오염물을 제거할 수 있음을 제안 하였다.

• 한국산학기술학회논문지
• /
• 제5권5호
• /
• pp.458-461
• /
• 2004

본 논문에서는 Si wafer와 Cu사이의 밀착력을 증가시키기 위해 Si wafer전처리 후 plasma와 SAMs처리 방법에 의한 Cu도금의 형성에 관한 방법을 설명하였다. Si wafer를 Piranha solution과 $0.5{\%}$ HF처리 후 유기박막인 SAMs과 plasma를 이용하는 방법으로 wafer와 Cu층 사이의 밀착력을 증가시켰다. 도금층의 밀착력은 scratch test 로 측정하였으며 , AFM을 이용해 시편에 형성된 패턴의 형태를 관찰하고 SEM과 EDS를 이용해 시편의 조직을 관찰하였다. 그 결과 Si wafer를 $O_{2}, He, SAMs$를 혼합처리 했을 때 밀착성이 가장 우수하였다.

• 한국표면공학회지
• /
• 제51권3호
• /
• pp.185-190
• /
• 2018

Dopant-free silicon heterojunction solar cells using Transition Metal Oxide(TMO) such as Molybdenum Oxide($MoO_X$) and Vanadium Oxide($V_2O_X$) have been focused on to increase the work function of TMO in order to maximize the work function difference between TMO and n-Si for a high-efficiency solar cell. One another way to increase the work function difference is to control the silicon wafer resistivity. In this paper, dopant-free silicon heterojunction solar cells were fabricated using the wafer with the various resistivity and analyzed to understand the effect of n-Si work function. As a result, it is shown that the high passivation and junction quality when $V_2O_X$ deposited on the wafer with low work function compared to the high work function wafer, inducing the increase of higher collection probability, especially at long wavelength region. the solar cell efficiency of 15.28% was measured in low work function wafer, which is 34% higher value than the high work function solar cells.