• 조명전기설비학회논문지
• /
• 제12권2호
• /
• pp.54-61
• /
• 1998

PLC를 사용한 공정제어시스템의 설계에서 PLC 표준언어중 LD 언어가 가장 널리 사용되고 있다. 그러나 LD 언어는 데이터처리와 유지보수에 대한 단점이 있다. 반면에 SFC 그래픽언어는 복잡한 순차동작을 간결하게 記述할 수 있는 완벽한 방법이지만, 인터록조건을 記述하는데 문제점이 있다. 본 논문에서는 기존의 SFC 컴파일러를 사용하여 인터록을 실현하는 방법을 제시하고, 실예로서 In-Line Spin Coater에 적용하여 타당성을 확인하였다.

• 디지털융복합연구
• /
• 제20권5호
• /
• pp.443-451
• /
• 2022

본 연구에서는 코칭 리더십이 안전 행동에 어떤 영향을 미치는지 살펴 보았을 뿐만 아니라, 이 두 변인 사이의 정교한 작동 기제(순차적 매개 변인들)에 대해 탐색하였다. 이를 위해 본 연구에서는 코칭 리더십과 안전 행동 사이에서 구성원들의 일의 의미와 조직 지원 인식이 순차적으로 매개할 것이라는 가설을 설정하였다. 이를 실증적으로 검증하고자, 국내 기업에 재직 중인 250명의 직원들로부터 세 시점에 걸쳐서 수집한 설문 조사 자료를 활용하여 구조 방정식 분석을 실시했다. 분석 결과, 코칭 리더십은 직원들의 일의 의미와 조직 지원 인식을 순차적으로 매개하여 안전 행동을 향상시켰다.

• 한국콘텐츠학회지
• /
• 제18권1호
• /
• pp.12-17
• /
• 2020

• 대한전기학회논문지:시스템및제어부문D
• /
• 제50권10호
• /
• pp.479-485
• /
• 2001

In this paper, we introduce a charge pump phase-locked loop (PLL) architecture which employs a precharge phase frequency detector (PFD) and a sequential PFD to achieve a high frequency operation and a fast acquisition. Operation frequency is increased by using the precharge PFD when the phase difference is within $-{\pi}{\sim}{\pi}$ and acquisition time is shortened by using the sequential PFD and the increased charge pump current when the phase difference is larger than ${\pm}{\pi}$. So error detection range of the proposed PLL structure is not limited to $-{\pi}{\sim}{\pi}$ and a high frequency operation and a higher speed lock-up time can be achieved. The proposed PLL was designed using 1.5 ${\mu}m$ CMOS technology with 5V supply voltage to verify the lock in process. The proposed PLL shows successful acquisition for 200 MHz input frequency. On the other hand, the conventional PLL with the sequential PFD cannot operate at up to 160MHz. Moreover, the lock-up time is drastically reduced from 7.0 ${\mu}s\;to\;2.0\;{\mu}s$ only if the loop bandwidth to input frequency ratio is regulated by the divide-by-4 counter during the acquisition process. By virtue of this dual PFDs, the proposed PLL structure can improve the trade-off between acquisition behavior and locked behavior.

• 전자공학회논문지SC
• /
• 제45권4호
• /
• pp.1-10
• /
• 2008

본 논문에서는 비동기 순차 머신의 교정 제어 문제를 다룬다. 교정 제어는 머신의 동작을 주어진 모델의 동작과 일치시키도록 하는 모델 매칭을 실현하는 제어를 말한다. 본 논문의 주요 목적은 비동기 순차 머신이 추종해야 하는 모델의 형태가 비결정적일 때, 즉 여러 개의 결정적 모델의 합으로 주어질 때 교정 제어기를 설계하는 일이다. 본 논문에서는 먼저 비동기 순차 머신을 위한 교정 제어 시스템의 형태와 동작 원리를 설명하고 비결정 모델의 표현 방법을 제안한다 또한 교정 제어기 존재 조건을 표현하기 위해서 비동기 순차 머신과 비결정적 모델에 대한 도달가능성을 분석하고 예제를 통해서 분석 방법을 검증한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1986년도 하계학술대회논문집
• /
• pp.486-489
• /
• 1986

The transition diagram, as well as the regular expression, can be used as a formal description for a language acceptable by a finite automaton or for the behavior of a sequential switching circuit. But, if we are given one of these two descriptions, we shall find that it is not easy to get the other counterpart description. This paper is to show an easy method to find the equivalet regular expression from the transition diagram, by the aid of a graph-transformation technique.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -1
• /
• pp.698-701
• /
• 2002

Subspace analysis (which includes PCA) seeks for feature subspace (which corresponds to the eigenspace), given multivariate input data and has been widely used in computer vision and pattern recognition. Typically data space belongs to very high dimension, but only a few principal components need to be extracted. In this paper I present a fast sequential algorithm for subspace analysis or tracking. Useful behavior of the algorithm is confirmed by numerical experiments.

• 전기학회논문지P
• /
• 제53권1호
• /
• pp.22-27
• /
• 2004

BiCMOS circuit consist of CMOS part which constructs logic function, and bipolar part which drives output load. In BiCMOS circuits, transistor stuck-open faults exhibit delay faults in addition to sequential behavior. In this paper, proposes a method for efficiently generating test pattern which detect stuck-open in BiCMOS circuits. In proposed method, BiCMOS circuit is divided into pull-up part and pull-down part, using structural property of BiCMOS circuit, and we generate test pattern using set theory for efficiently detecting faults which occured each divided blocks.

• 제어로봇시스템학회논문지
• /
• 제17권11호
• /
• pp.1125-1131
• /
• 2011

This paper presents a control theoretic approach to realizing fault tolerance in asynchronous sequential circuits. The considered asynchronous circuit is assumed to work in space environment and is subject to faults caused by total ionizing dose (TID) effects. In our setting, TID effects cause permanent changes in state transition characteristics of the asynchronous circuit. Under a certain condition of reachability redundancy, it is possible to design a corrective controller so that the closed-loop system can maintain the normal behavior despite occurrences of TID faults. As a case study, the proposed control scheme is applied to an asynchronous arbiter implemented in FPGA.

• 한국전산구조공학회:학술대회논문집
• /
• 한국전산구조공학회 2004년도 봄 학술발표회 논문집
• /
• pp.87-94
• /
• 2004

A number of approximate techniques have been developed to calculate the eigenvalues in a reduced manner. These schemes approximate the lower eigenvalues that represent the global behavior of the structures. In general, sequential elimination has been widely used with reliability. But it takes excessively large amount of time to construct a reduced system. The present study proposes two-level condensation scheme(TLCS). In the first step, the candidate elements are selected by element-level energy estimation. In the second step, master degrees of freedom are selected by sequential elimination from the candidate degrees of freedom linked to the selected elements in the first step. Numerical examples demonstrate that the proposed method saves computational cost effectively and provides a reduced system which predicts the accurate eigenvalues of global system.