• 한국정보통신학회논문지
• /
• 제14권12호
• /
• pp.2724-2729
• /
• 2010

본 논문에서는 유한체상의 순차디지털시스템을 구성하는 방법을 제안하였다. 제안한 방법은 유한체의 성질로 부터 유한체상의 모든 원소를 디지트코드로 할당하는 알고리즘을 제안하였고, 유한체상의 순차디지털시스템을 구성하는데 사용하는 T-gate의 동작특성에 대해 논의하였으며, 이를 토대로 궤환이 없는 순차디지털시스템을 구성하였다. 이를 위해 상태천이도를 상태디지트코드로 할당하였고, 상태함수와 현재상태와 이전상태와의 관계를 나타내는 전순표를 도출하였다. 다음에 상태함수와 전순표로부터 다음상태함수를 도출하였으며, 이를 T-gate와 복호기를 시용하여 순차디지털시스템을 구성하였다. 제안한 방법으로 효과적이고 체계적으로 순차디지털시스템을 구성할 수 있었음을 확인하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2001년도 ICCAS
• /
• pp.124.4-124
• /
• 2001

It needs a skillful experience to design and implement sequential circuits with a relay circuit or LD (Ladder Diagram). One makes out the operation of relay contacts sequentially in case of analyzing a relay circuit or LD. Still more, the design and analyzing of a complex relay circuit or LD are difficult. In this paper, we propose the EMFG (Extended Mark Graph) representation on relay circuits and LD.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1999년도 추계종합학술대회
• /
• pp.278-281
• /
• 1999

본 논문에서는 많은 함수를 용이하게 해석하고 테스트할 수 있는 결정도(Decision diagram)에 의한 다치순차논리회로(Multiple valued squential circuit)를 구현하였다 우선, 다치순차 회로의 기억소사는 D F/F를 이용하였으며 전류모드에 의한 결정도 순차 논리 회로를 구현한다 이 회로의 동자특성은 PSPICE 시뮬레이션을 통하여 확인하였다. 본 논문에서 제시한 전류모드 CMOS의 결정도 다치순차회로는 회선 경로 선택의 규칙성, 간단성, 여러함수를 쉽게 해석하고 테스트 할 수 있는 등등의 이점을 가지므로 VLSI화 실현에 적합할 것으로 생각된다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년 학술대회 논문집 정보 및 제어부문
• /
• pp.273-275
• /
• 2006

Ladder Diagram(LD) is the most widely utilized among many sorts of existing programs using for the design of process control system. But it is very difficult to grasp sequential flow of control logic. In this paper, we proposed the method that we can control a lot of blocks. We used PLC in process control system. And, in order to design we used Sequential Function Chart(SFC). In this paper, we proposed the method of block contro. and confirmed feasibility through a simulation.

• 조명전기설비학회논문지
• /
• 제12권2호
• /
• pp.54-61
• /
• 1998

PLC를 사용한 공정제어시스템의 설계에서 PLC 표준언어중 LD 언어가 가장 널리 사용되고 있다. 그러나 LD 언어는 데이터처리와 유지보수에 대한 단점이 있다. 반면에 SFC 그래픽언어는 복잡한 순차동작을 간결하게 記述할 수 있는 완벽한 방법이지만, 인터록조건을 記述하는데 문제점이 있다. 본 논문에서는 기존의 SFC 컴파일러를 사용하여 인터록을 실현하는 방법을 제시하고, 실예로서 In-Line Spin Coater에 적용하여 타당성을 확인하였다.

• 한국가스학회지
• /
• 제16권6호
• /
• pp.41-47
• /
• 2012

화학공정을 효율적으로 설계 및 관리하기 위한 도면으로 공정흐름도와 공정배관 계장도가 있다. 본 도면들은 공정의 운전조건 및 설비에 대한 정보를 제공하지만 공정이 정상적으로 운전할 신뢰도는 제공하지 못한다. 따라서 본 연구에서는 유향그래프 분석기법을 이용하여 화학공정의 예방점검 정비주기 및 시점을 결정하기 위한 정보를 제공할 수 있는 신뢰도흐름도를 개발하였다. 유향그래프 분석기법은 화학공정이 정상적으로 작동할 가능성을 평가할 수 있는 기법으로써 노드와 아크를 사용하여 화학공정을 유향그래프로 모델화하고, 이 유향그래프를 순차적으로 해석하여 화학공정의 신뢰도를 평가하는 기법이다. 본 연구에서는 운전시간에 따른 화학공정의 신뢰도를 분석하고, 그 결과를 공정배관 계장도에 삽입하여 신뢰도흐름도를 개발하였다. 본 신뢰도흐름도는 화학공정의 기본 도면인 공정흐름도, 공정배관 계장도와 마찬가지로 화학공정의 설계, 예방점검 등 설비관리에 효율적으로 이용될 수 있을 것이다.

• 제어로봇시스템학회논문지
• /
• 제7권11호
• /
• pp.939-943
• /
• 2001

PLC(programmable Logic Controller)s essential components of modern automation systems encompassing almost every industry. Ladder Diagrams (LD) have been widely used in the design of such PLC since the LD is suitable for the modeling of the sequential control system. However, the synthesis of LD itself mainly depends on the experience of the industrial engineer, which may results in unstructured or inflexible design. Hence, in this paper, we propose a ladder diagram conversion algorithm which systematically produces LDs for PLCs based on discrete event models to enhance the structured and flexible design mechanism.

• 대한자기공명의과학회:학술대회논문집
• /
• 대한자기공명의과학회 2002년도 제7차 학술대회 초록집
• /
• pp.15-29
• /
• 2002

MRI에서 펄스 시퀀스(pulse sequence)란 고주파 RF(radiofrequency) 펄스 및 경사자장(gradient) 펄스를 가하고 MR 신호를 획득하는 순서를 시간대별로 도식화 한 pulse diagram을 이야기한다. 이러한 pulse sequence는 실제로 영상을 획득하기 위한 RF amplifier, gradient amplifier 등의 하드웨어를 순차적(sequential)으로 구동하는 역할을 한다. 따라서 이러한 pulse sequence는 현재 임상적으로 사용되는 다양한 영상기법들을 이해하는데 필수적이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1983년도 하계학술회의강연.논문초록집
• /
• pp.237-239
• /
• 1983

본 논문은 어떤 비동기적인 제어계가 상태 천이도(transition diagram)로 표현되기만 하면 이 입력으로부터 직접 비동기 순차회로를 구성 할 수 있는 알고리즘을 제시하고 있다. 이로써 비동기 회로를 쉽게 하드웨어로 실현 할수 있도록 하였다.

• 한국정보처리학회논문지
• /
• 제3권3호
• /
• pp.572-580
• /
• 1996

본 논문은 IPMT법에 부분스캔설계 방법을 적용하여, IPMT법의 적용 한계를 개선 한 순차회로의 테스트생성법에 관해 기술한다. IPMT법에서의 像계산(image computation) 시 방대한 계산량이 필요로한 문제점을 해결하기 위하여,부분스캔설계를 도입하여테스트 복잡도를 줄인 후 IPMT법으로 테스트생성을 한다. 부분스캔설계를 위한 스캔 플립플롭의 선택은 순차회로의 狀態 함수를 二分決定그래프가binary decision diagram) 로 표현했을 때의 노드의 크기 순으로 한다. 본 방법을 이용하여 ISCAS'89 벤치마크회로에 대해 실험 한 결과, 종래의 IPMT법 에서 100% 고장검출률을 얻을 수 없었던 s344, s420에 대해 20% 부분스캔으로 100%의 고장검출률을 얻었고, sl423에 대해서는 80%의 부분스캔으로 100% 고장검출률을 얻었다.