• 헤리티지:역사와 과학
• /
• 제42권2호
• /
• pp.62-85
• /
• 2009

2000년에 발굴된 영암 남해신사는 나라의 안녕과 구복을 위한 국가제사시설로 2001년 신당과 삼문을 복원하였다. 해신사는 바다의 용왕신에게 제사를 지내는 곳으로 남해신사와 동해묘, 그리고 서해신사로 구성되어 있으며, 동해묘도 복원된 상태이다. 그러나 현재 복원된 남해신사의 신당과 삼문은 2000년 발굴도와 내용에 따른 완전한 복원이 이루어지지 않은 상태이고, 관련 문헌과 고지도 분석, 그리고 발굴내용의 심층분석과 아울러 관련 인물들의 인터뷰 내용과 사례분석을 통하여 새로운 기본계획을 연구하게 되었다. 본 연구를 통해서 남해신사 추정 기본계획에 따른 신당건축 고찰에 대한 분석 결과는 다음과 같이 몇 가지로 정의할 수 있다. 1. 남해신사는 국가에서 직접 운영한 국가 제사시설로 나라의 안녕과 기우를 지내는 악(嶽) 해(海) 독(瀆)을 대표하는 신당 건축이다. 특히 남해신사는 중국과 일본의 국제무역의 중심에 위치하고 있어, 그 중요성이 강조되었으며, 지리산 제단과 함께 호남지방의 중심적인 신당의 역할을 담당하였다. 2. 해신사에 대한 명칭은 남해신사, 동해묘, 서해단으로 정의되어 불리었다. 그러나 남해신사의 경우 조선 초기와 후기의 명칭이 문헌과 고지도 연구를 통하여 남해신사에서 남해당으로 변하였음을 알 수 있다. 서해단의 경우 조선 초기에는 건축물이 없는 단으로 조성되었다가, 후기에 건축물이 조성된 사당형식으로 변하였음을 고지도 연구를 통하여 추정할 수 있었다. 3. 해신사에 대한 고지도 분석은 동해묘의 경우 맞배지붕의 형태를 보여주고 있으나, 서해단과 남해신사의 경우 팔작지붕의 형태를 보여주고 있다. 4. 2000년 발굴내용에 의한 용척 분석결과 나타난 다양한 용척의 사용은 고려시대 남해신사의 규모가 대사(大祀)의 규모로 개창되었지만 조선시대에 중사(中祀)의 규모로 중창되었다는 기록을 뒷받침하는 내용이다. 즉 조선시대 중사로 중건하면서 용척의 척도로 조선시대 영조척을 사용하였음을 알 수 있었다. 5. 상기의 연구결과에 따른 기본계획은 신당의 경우 팔작지붕의 정면 3칸, 측면 2칸 규모로 3 : 2비율로 계획하였으며, 용두와 용미가 장식된 안초공, 내부의 운공과 파련대공 장식, 그리고 용두의 충량은 해신인 용왕신에게 제사를 지내는 시설임을 표현하였다. 중문간채와 대문간채의 경우 향교건축과 같은 규모와 구성으로 계획하였는데, 발굴내용을 기초로 하였으며, 대문간채 솟을 문의 경우 3칸을 솟을 대문으로 올렸다. 이는 대문간채의 측칸이 맞배지붕의 형태이므로 그 비례와 형태의 조화를 고려하였다. 6. 남해신사의 기본계획은 계룡산 중악단의 사례와 같이 신당과 중문간채, 대문간채에 이르는 2가지의 공간, 즉 신당공간과 준비 공간으로 구성되었음을 알 수 있었으며, 남해신사 서쪽에 위치한 우물은 신당건축을 구성하는 매우 중요한 요소임을 알 수 있다.

• 한국조경학회지
• /
• 제30권4호
• /
• pp.1-8
• /
• 2002

The place of South Weol Dynastys authorities exhumed in the region of KangChoWu, China lies adjacent to a stone ditch through which water streams crookedly, and a dark trough of stone pond in the north side. There is a sharply curved stone ditch and a crescent-shaped water entrance made by stones. The place was separated by using stone columns and stone walls. There is a beam of ditch, a crooked entrance, a flat bridge of slate, a stepping-stone, a sluice gate, and a crooked corridor. There are big and small artificial islands, and reinforcing stone drainage way in the palace pond recently exhumed at the building site for the pavilion of Hwang-Yong Temple in Kuhwang-Dong, Gyeongju city, Korea. There are four facilities assumed to be entrance and exits at four corners and an open space on which gravel was spread extensively. A narrow road and a middle road with indefinite curves at the south of Asukakyoseki exhumed by the first, second and third and two stone buckets which one is to fill with water and the other is to drain water off like fountain are there, and besides wave protecting dam and north pond and the part that water pass were excavated. Palace ponds that were extensively distributed at old residential cities are a general phenomenon of countries in eastern Asia. Anap pond of Silla and Gungnam pond of Baekje were in Kroea. We believe that Asutnkyoseki is on the extension. Although more investigations in the background of thought and the genealogical relation about the palace pond are required, it seems that an idea was surely received from China.

• 한국멀티미디어학회논문지
• /
• 제4권3호
• /
• pp.257-269
• /
• 2001

직접회로의 직접도 증가로 인해서 신경망을 칩으로 구현하려는 시도가 이뤄지고 있고 현재 뉴런을 모방하는 칩이 나와있는 상황이다. 하지만 이런 시도는 신경 자체를 모방하려는 것으로 아직 직접회로의 직접도를 볼 때 그런 시도가 의도하는 궁극적인 목표인 대규모의 신경망을 구현하기엔 부적합하다. 차라리 신경망의 단위를 이루는 뉴런을 구현하는 것보다는 신경망을 모방하는 시스템의 모방이 보다 적절하다. 여러 신경망이나 패턴분류 등의 신호처리에서 공통으로 필요로 하는 연산이 있다. 바로 대량의 신호를 곱하고 더 하고 LUT를 읽는 연산이다. 이 연산은 신경망에서 한 층의 각 노드들로부터 그에 따른 다음 층으로의 연결들 각각을 곱해서 더해주고 시그모이드 값을 발생시키는 작업과 동일하며, 반복적이고 많은 계산량을 요구하므로 이 부분을 고속 하드웨어로 만들 경우 시스템 전체의 속도 증가를 기대할 수 있다. 그래서 여기서는 뉴런이 아닌 신경망을 구현하는데 그것은 신경망뿐만 아닌 다른 많은 응용을 기대할 수 있는 공통적 연산부분이다. 이 연산을 앞으로 논의할 비트 분리 연산구조 방식으로 처리함으로써 실시간 병렬처리에 응용할 수 있도록 하였다.

• 한국농촌건축학회논문집
• /
• 제3권1호
• /
• pp.25-40
• /
• 2001

In this study, I investigate the formation process of the American presbyterian missionary architecture in Cheong Ju area from 1900 to 1945, which we may think 'the part of Korean modern architecture'. I have examined and analyzed the 18 buildings for the sake of the interpretation with the words of formation process and characteristics . And I can put my idea in order as follows. Firstly, the formation process is 1) buy and modify a Korean style (thatch or tile roofed) building for their need and use it as a gate quaters or house, church, hospital, school, book store, 2) build a Korean style (tile roofed) building and use it-house, hospital, school, 3) build a Western style (timber structured and zinc roofed) building and use it- church, 4) build a Western style (masonry structured and tile or zinc roofed) building and use ithouse, church, school and hospital. Secondly, the characteristics is 1) In the Korean style building, the missionaries change into the function to match with their purpose. they modify the Korean style timber structure by influx of building material-brick, glass, carpet etc. they occupy into the Korean existing residential area. 2) In the Western style building, the missionaries build the house correspond with their living pattern. they build the church with the eclectic of Western and Korean timber frame. and also build the house and hospital with the eclectic of Western and Korean masonry structure. their building located in the isolate hill separated from the existing Korean residential area.

• 한국산학기술학회논문지
• /
• 제4권3호
• /
• pp.301-306
• /
• 2003

임베디드 웹서버를 설계하고 리눅스 OS 를 포팅하여 원격지 하드웨어의 제어와 감시 시스템을 구현하였다 리눅스는 2.4.1 버전을 ARM720T보드에 포팅했으며 웹서버는 GPL(General Public License)규약인 Boa web server를 사용했다. 원격지 감시와 제어를 위해 Cirrus Logic사의 ARM720T 칩인 EP7312의 GPIO(General Purpose Inpout Output) 포트에 입출력 디바이스 연결시켜 실험하였다. GPIO 장치 드라이버를 작성하였고, 이를 구동시키는 응용프로그램은 리눅스용 C언어를 CGI프로그램화시켜 클라이언트 PC의 웹브라우저에서 제어와 감시가 가능하게 했다 이는 기존의 PC기반의 웹서버를 사용하는 것 보다 하드웨어 설계 비용을 절감할 수 있고 운영체제없이 구현되는 웹서버보다는 응용범위의 다양성과 개발기간단축이라는 장점을 가지고 있다.

• 한국조명전기설비학회:학술대회논문집
• /
• 한국조명전기설비학회 2007년도 춘계학술대회 논문집
• /
• pp.473-477
• /
• 2007

The development of advanced Insulated Gate Bipolar Transistor(IGBT)has enabled high-frequency switching operation and has improved the performance of PWM inverters for motor drive. However, the high rate of dv/dt of IGBT has adverse effects on motor insulation stress. In many motor drive applications, the inverter and motor are separated and it requires long motor feds. The long cable contributes high frequency ringing at the motor terminal and it results in hight surge voltage which stresses the motor insulation. The inverter output filter and RDC snubber are conventional method which can reduce the surge voltage. In this paper, we propose the new low loss snubber to reduce the motor terminal surge voltage. The snubber consists of the series connection of charging/discharging capacitor and the voltage-clamped capacitor. At IGBT turn-off, the snubber starts to operate when the IGBT voltage reaches the voltage-clamped level. Since dv/dt is decreased by snubber operating, the peak level of the surge voltage can be reduced. Also the snubber operates at the IGBT voltage above the voltage-clamped level, the snubber loss is largely reduced comparing with RDC snubber. The proposed snubber enables to reduce the motor terminal surge voltage with low loss.

• Applied Science and Convergence Technology
• /
• 제24권3호
• /
• pp.53-59
• /
• 2015

The field-effect transistors (FETs) with a graphene-based p-n junction channel were fabricated using the patterned self-assembled monolayers (SAMs). The self-assembled 3-aminopropyltriethoxysilane (APTES) monolayer deposited on $SiO_2$/Si substrate was patterned by hydrogen plasma using selective coating poly-methylmethacrylate (PMMA) as mask. The APTES-SAMS on the $SiO_2$ surface were patterned using selective coating of PMMA. The APTES-SAMs of the region uncovered with PMMA was removed by hydrogen plasma. The graphene synthesized by thermal chemical vapor deposition was transferred onto the patterned APTES-SAM/$SiO_2$ substrate. Both p-type and n-type graphene on the patterned SAM/$SiO_2$ substrate were fabricated. The graphene-based p-n junction was studied using Raman spectroscopy and X-ray photoelectron spectroscopy. To implement low voltage operation device, via ionic liquid ($BmimPF_6$) gate dielectric material, graphene-based p-n junction field effect transistors was fabricated, showing two significant separated Dirac points as a signature for formation of a p-n junction in the graphene channel.

• 대한전자공학회논문지
• /
• 제26권5호
• /
• pp.46-51
• /
• 1989

DC 스트레스에 의해 노쇠화된 짧은 채널 LDD NMOSFET에서 문턱전압과 subthreshold 전류곡선의 변화를 관측하여 hot-carrier 주입에 의한 노쇠화를 연구하였다. 포화영역에서 정의된 문턱전압의 변화 ${Delta}V_{tex}$를 trapped charge에 기인한 변화성분 ${Delta}V_{ot}$와 midgap에서 문턱전압 영역에 생성된 계면상태에 의한 변화성분${Delta}V_{it}$로 분리하였다. 게이트 전압이 드레인 전압보다 큰 positive oxid field ($V_g>V_d$) 조건에서는 전자들이 게이트 산화막으로 주입되어 문턱전압이 증가되었으나 subthreshold swing은 크게 변화하지 않고 subthreshold 전류곡선만 높은 게이트 전압으로 평행 이동하였다. 게이트 전압이 드레인 전압보다 낮은 negative oxide field ($V_g) 조건에서는 hole이 주입되고 포획된 결과를 보였으나 포획된 positive charge수 보다 더 많은 계면상태가 동시에 생성되어 문턱전압과 subth-reshold swing이 증가되었다.

• 한국재료학회지
• /
• 제18권3호
• /
• pp.148-152
• /
• 2008

A new cost-effective atomic layer deposition (ALD) technique, known as Proximity-Scan ALD (PS-ALD) was developed and its benefits were demonstrated by depositing $Al_2O_3$ and $HfO_2$ thin films using TMA and TEMAHf, respectively, as precursors. The system is consisted of two separate injectors for precursors and reactants that are placed near a heated substrate at a proximity of less than 1 cm. The bell-shaped injector chamber separated but close to the substrate forms a local chamber, maintaining higher pressure compared to the rest of chamber. Therefore, a system configuration with a rotating substrate gives the typical sequential deposition process of ALD under a continuous source flow without the need for gas switching. As the pressure required for the deposition is achieved in a small local volume, the need for an expensive metal organic (MO) source is reduced by a factor of approximately 100 concerning the volume ratio of local to total chambers. Under an optimized deposition condition, the deposition rates of $Al_2O_3$ and $HfO_2$ were $1.3\;{\AA}/cycle$ and $0.75\;{\AA}/cycle$, respectively, with dielectric constants of 9.4 and 23. A relatively short cycle time ($5{\sim}10\;sec$) due to the lack of the time-consuming "purging and pumping" process and the capability of multi-wafer processing of the proposed technology offer a very high through-put in addition to a lower cost.

• 한국전기전자재료학회논문지
• /
• 제13권11호
• /
• pp.914-920
• /
• 2000

When the charge-trap type SONOS(polysilicon-oxide-nitride-oxide-semiconductor) cells are used to flash memory, the tunneling program/erase condition to minimize the generation of interface traps was investigated. SONOSFET NVSM(Nonvolatile Semiconductor Memory) cells were fabricated using 0.35 ㎛ standard memory cell embedded logic process including the ONO cell process, based on retrograde twin-well, single-poly, single metal CMOS(Complementary Metal Oxide Semiconductor) process. The thickness of ONO triple-dielectric for the memory cell is tunnel oxide of 24 $\AA$, nitride of 74 $\AA$, blocking oxide of 25 $\AA$, respectively. The program mode(V$\_$g/=7, 8, 9 V, V$\_$s/=V$\_$d/=-3 V, V$\_$b/=floating) and the erase mode(V$\_$g/=-4, -5, -6 V, V$\_$s/=V$\_$d/=floating, V$\_$b/=3 V) by MFN(Modified Fowler-Nordheim) tunneling were used. The proposed programming condition for the flash memory of SONOSFET NVSM cells showed less degradation(ΔV$\_$th/, S, G$\_$m/) characteristics than channel MFN tunneling operation. Also, the program inhibit conditins of unselected cell for separated source lines NOR-type flash memory application were investigated. we demonstrated that the phenomenon of the program disturb did not occur at source/drain voltage of 1 V∼12 V and gate voltage of -8 V∼4 V.