

저손실 스너버 회로를 이용한 유도전동기의 서지전압 억제

(The Sugge Voltage restraint of induction motor using low-loss snubber circuit)

조만철 · 문상필 · 김칠용 · 김주용 · 서기영 · 권순걸

경남대학교

(Man-Chul Cho · Sang-Pil Mun · Chil-Yong Kim · Ju-Yong Kim · Ki-Young Shu · Soon-Kurl Kwon)

Kyungnam University

Abstract

The development of advanced Insulated Gate Bipolar Transistor(IGBT)has enabled high-frequency switching operation and has improved the performance of PWM inverters for motor drive. However, the high rate of dv/dt of IGBT has adverse effects on motor insulation stress. In many motor drive applications, the inverter and motor are separated and it requires long motor feds. The long cable contributes high frequency ringing at the motor terminal and it results in hight surge voltage which stresses the motor insulation. The inverter output filter and RDC snubber are conventional method which can reduce the surge voltage. In this paper, we propose the new low loss snubber to reduce the motor terminal surge voltage. The snubber consists of the series connection of charging/discharging capacitor and the voltage-clamped capacitor. At IGBT turn-off, the snubber starts to operate when the IGBT voltage reaches the voltage-clamped level. Since dv/dt is decreased by snubber operating, the peak level of the surge voltage can be reduced. Also the snubber operates at the IGBT voltage above the voltage-clamped level, the snubber loss is largely reduced comparing with RDC snubber. The proposed snubber enables to reduce the motor terminal surge voltage with low loss.

1. 서 론

일반적으로 모터 단자의 서지전압의 억제하기 위해 서는 크게 2가지 방법이 있다. 먼저 인버터와 모터 사이에 필터를 주입하는 방법이 있으나 손실과 시스템 전체의 사이즈가 크며 가격이 상승하는 문제가 있다. 또 다른 방법으로는 IGBT의 dv/dt를 저감시키는 RDC 스너버회로를 추가하는 방법이 있다. 하지만 기존 충·방전형 RDC 스너버의 회로는 스위치 턴-온시에 C_s 에 충전시킨 전하는 R_s 를 통해서 방전되며, 턴-오프시에 소자전류에 의해 C_s 가 충전되어 소자전압은 0에서 직류 전압값 V_{DC} 까지 dv/dt로 상승한다. 그러므로 스너버가 없는 경우에 비해 dv/dt가 저감되므로 서지전압을 억제하며, 구성이 비교적 간단하고 필터 방식보다 사이즈나 가격이 줄어든다. 하지만 스너버 커패시터 C_s 를 스위칭할 때 방전하는 스너버의 손실이 크다는 문제점이 있다.

최근에는 필터와 스너버를 이용해서 IGBT의 게이트를 제어하여 dv/dt를 저감하는 방법과 3레벨 인버터를 주 회로에 적용하여 인버터의 출력전압의

변화를 직류 전압값의 1/2로 해서 서지전압의 피크값을 억제하는 방법 등이 연구되고 있다.

본 논문에서는 기존 RDC 스너버회로에 저손실 스너버 회로를 제안하여 3상 인버터용 유도전동기에 적용하여 가격이 기존의 장치들보다 싸면서 소자에 걸리는 스트레스를 저감시키고자 한다. 모터 단자의 서지전압의 억제 하고자 한다. 충·방전한 스너버 커패시터와 전압을 일정하게 클램프 시키는 스너버 커패시터를 직렬로 접속하여 구성하며, 소자전압들이 전압 클램프값 이하에서 스너버를 동작시켜 스너버 커패시터의 방전에 의한 스너버 손실을 저감하고자 하며, IGBT의 dv/dt를 전압 클램프값 이하로 저감시킴으로써 모터 단자의 서지전압의 피크값을 억제하고자 한다. 이러한 모든 사항은 실험을 통하여 타당성을 증명하고자 한다.

2. 서지 억제용 저손실 스너버 회로

2.1. 회로구성 및 동작모드

그림 1은 IGBT의 dv/dt를 저감시킨다. 일반적인 충·방전형 RDC 스너버 회로를 나타낸 것이다. 그림 1에서 알 수 있듯이 회로 구성이 대단히 복잡하지만 RC 스너버와 달리 스너버

다이오드의 추가에 의해서 스너버 저항의 기변이 가능하므로 대용량의 파워 트랜지스터에도 적용이 가능하며, 턴-오프시의 컬렉터와 이미터 사이의 전압 상승률을 억제하는 효과가 있다.




그림 1 일반적인 총·방전형 RCD 스너버 회로
Fig. 1 General charge and discharge type RCD Snubber circuit

하지만 스너버회로의 저항에 의해서 발생하는 손실이 매우 크며, 고주파 스위칭 용도에 적당하지 않은 단점이 있다. 그러므로 본 논문에서는 이러한 단점을 보완한 새로운 저손실 스너버 회로를 제안하였으며, 그림 2와 같이 나타내었다.







그림 2 제안한 저손실 스너버 회로를 이용한 3상 유도 전동기
Fig. 2 Three-phase induction motor using proposed low loss snubber circuit



(a) Pattern (I)




(b) Pattern (II)




(c) Pattern (III)

그림 3 IGBT 소자전압과 전류의 변화
Fig. 3 Change of IGBT device voltage and current


그림 3은 IGBT소자 전압과 전류의 변화를 나타낸 것이다. 그림 4는 제안한 저손실 스너버 회로의 동작모드를 나타낸 것이다.



Mode 1



Mode 2



Mode 3

그림 4 제안한 스너버 회로의 동작모드
Fig. 4 Operation modes of proposed snubber circuit

$$\begin{aligned} V_{C_{S1}} &= \frac{1}{C_{S1}} \int i_1 dt \\ V_{C_{S2}} &= \frac{V_{DC}}{2} + \frac{1}{C_{S2}} \int i_1 dt \end{aligned} \quad (1)$$

그림 5는 스너버 커패시터 C_{S11} , C_{S12} 의 전압 파형을 나타낸 것이며, 이를 수식으로 표현하면 식 (1)과 같다. 각 스너버 커패시터 전압은 다음과 같다.




그림 5 스너버 커패시터의 전압 파형
Fig. 5 Voltage waveforms of snubber capacitors




그림 6 스너버 손실
Fig. 6 Snubber loss

식 (2)와 식 (3)의 공식에 의해서 제안한 저손실 스너버 회로의 손실과 기존의 RDC 스너버 회로의

손실 값을 구하여 그림 6과 같이 나타내었다.

$$J_{CSX} = J_{(C_{S11}-R_{r1}, C_{S12}-R_{r1})} + J_{C_{S11}-R_{r1}} \quad (2)$$

$$J_{RDC} = \frac{1}{2} C_s \times V_{DC}^2 \quad (3)$$

그림 6에서 알 수 있듯이 충·방전한 C_{S1} 의 용량은 방전에 의한 손실이 적기 때문에 적으며, 직류입력전압을 클램프 시키는 C_{S2} 의 용량은 스너버 커패시터 충전에 의한 전압 변동을 적게 하기 위해 크게 하였다. 그리고 $C_{S1} = 0.11[\mu F]$, $C_{S2} = 1.1[\mu F]$ 인 경우에는 기존의 RDC 스너버 회로에 비해 제안한 저손실 스너버 회로가 30[%] 정도 손실이 저감되었다.

2.2. 범용 인버터장치에 의한 서지 전압의 억제 효과

본 논문은 200[V]급 범용 인버터에 제안한 저손실 스너버 회로를 적용하고 실제 기기 레벨에서의 모터 단자 서지 전압을 측정하였다. 그리고 스너버가 없는 범용 인버터의 경우와 서지전압을 비교하면, 제안한 저손실 스너버 회로의 서지 전압이 억제되는 것을 확인할 수 있다.


표 1 실험에 사용된 회로정수
Table 1. parameters using experiment

스위치(S_{R1}) V_{MUV}/V_{peak}	MG200Q1US41 380/100[V]
스위치(S_{R1}) 내부저항(R_{SR1})	10[Ω]
$D_{R11} \sim D_{R13}$, $D_{R21} \sim D_{R23}$, $D_{R21} \sim D_{R23}$, $D_{R41} \sim D_{R43}$, $D_{R51} \sim D_{R53}$, $D_{R61} \sim D_{R63}$	SKR47F17
$C_{DC1} \sim C_{DC2}$	3000[μF]
C_{S12} , C_{S22} , C_{S32} , C_{S41} , C_{S51} , C_{S61}	0.1[μF]
C_{S11} , C_{S21} , C_{S31} , C_{S42} , C_{S52} , C_{S62}	1.0[μF]
$R_{r1} \sim R_{r6}$	10[Ω]
$R_{11} \sim R_{13}$, $R_{21} \sim R_{23}$	20[Ω]
$L_1 \sim L_6$	약0.2[μH] 18[cm]
회전수지령	10[Hz]
범용 인버터 규격	200[V] 5.5[kW] A3N $f_s=12[\text{kHz}]$
유도 모터 TYPE IKK	5.5kW 4pole (@50Hz) 200[V]-238[A]-1430[rpm]
인버터·모터간 배선	5.5[mm ²] 4심선 20[m]


표 1은 실험에 사용된 회로정수를 나타낸 것이다. 각 상의 암(Arm)과 같도록 제안한 스너버 회로를 부가하였다. 그리고 스너버 커패시터의 합성 용량은 거의 $0.1[\mu\text{F}]$ 로 하였으며, 모터는 무부하 운전시 모터 단자의 UV 선간전압을 측정하였다.

그림 7은 제안한 저손실 스너버 회로의 스위치 S_{R4} 가 OFF 될 경우 스위치의 전압과 전류 및 모터 UV간의 단자전압 과형을 나타낸 것이며, 그림 8은 다이오드 D_{R41} 가 OFF될 때 스위치의 전압과 전류 및 모터 UV간의 단자전압 과형을 나타낸 것이다.

그림 7(a)의 실험 과형은 그림 3(b)의 경우와 같으며, 2[usec]의 데드타임 기간에서는 커패시터에서의 충전전압 V_{SR4} 는 180[V]이며, 데드 타임 종료 후 스위치 S_{R1} 를 ON하면 직류측에서 18[A]정도의 방전 전류가 흐르게 된다. 그림 7(b)의 모터 UV간의 단자전압 V_{MV} 는 스위치 S_{R4} 를 터-오프 직후의 소자 전압을 $V_{SR4} = \frac{V_{DC}}{2} = 140[\text{V}]$ 까지는 스너버가 없는 경우와 같은 $\frac{dv}{dt}$ 에서 상승하고 있기 때문에 280[V] 근처까지 도달한다. 이때 V_{MV} 에 발생하는 서지 전압은 감쇠진동하면서 저하되지만 그 후의 V_{SR4} 가 상승되어 V_{MV} 의 피크값은 320[V] 정도로 된다.




(a)




(b)

그림 7 스위치 off시의 전압과 전류파형
Fig. 7 Voltage and current waveform for switch off



(a)



(b)

그림 8 스너버 다이오드 off시 전압과 전류파형
Fig. 8 Voltage and current waveform for snubber diode off

그림 8(a)의 실험 과형은 그림 3(a)와 같으며, 다이오드 D_{R41} 에 소자 전류가 흐르고 있기 때문에 스위치 S_{R1} 를 OFF함으로 D_{R41} 도 OFF한다. 데드타임 종료 후 스위치 S_{R1} 를 ON하면 직류측에서 28[A]정도의 충전전류가 흐른다. 그림 8(b)의 V_{MV} 는 스너버 다이오드 D_{R41} 가 터-오프한 후 소자 전압 V_{SR4} 가 160[V]까지는 스너버가 없는 것과 같으며, 계속적으로 하면 $\frac{dv}{dt}$ 가 상승한다. 이때 V_{MV} 에 발생하는 서지 전압은 일시적으로 감쇠진동에 의해서 스위치전압(V_{SR4})이 상승하게 되면 진동전압이 중첩되어 V_{MV} 의 피크값은 380[V]가 된다.




그림 9 스너버회로가 없는 경우의 실험파형
Fig. 9 Experimental waveform of without snubber circuit

그림 9는 스너버가 없는 경우의 모터의 UV간 단자전압을 나타낸 것이다. 그림 9에서 모터 UV간의 단자전압 V_{MV} 는 320[V]근처까지 도달하게 된다. V_{MV} 의 피크값은 직류 전압의 2배에 가까운 520[V]에 도달하게 된다.

결과적으로 제안한 저손실 스너버회로를 부가한 경우와 스너버회로를 부가하지 않은 경우의 모터 UV간 단자전압 V_{MV} 의 피크값과 서지전압 값을 비교하면 피크값의 경우에는 제안한 저손실 스너버회로가 대폭적으로 저감(0.86mJ→0.44mJ)되고 서지전압 값은 저손실 스너버회로가 있는 경우에는 100[V]인데 반해 스너버회로가 없는 경우에는 240[V]로 제안한 저손실 스너버회로의 서지전압 값이 약 40[%]저감된다.

3. 결 론

본 논문에서는 모터의 단자서지전압 억제용의 저손실 스너버회로를 제안하였으며, 상세한 동작해석과 손실해석에 의해 제안한 저손실 스너버의 손실이 저감되는 것을 확인하였다. 그리고 모터 단자 서지 전압의 피크값을 대폭적으로 억제 할 수 있었다. 또한 저손실 스너버를 범용 인버터에 적용하여 기존의 RDC 스너버 회로와 비교했을 때 저손실 및 저가격등의 효과를 가질 수 있었다.

참 고 문 헌

- [1] A.V.Jouanne, D.A. Rendusara, P.N. Enjeti, and J.W. Gray: "Filtering Techniques to minimize the Effect of Long Motor Leads on PWM Inverter-Fed AC Motor Drive System", IEEE Trans. Industry Applications, Vol.32, No.4 pp.919-925, 1996. 4
- [2] 奥山吉彦・藤井秀樹: "インバータサーブの挙動解析", 富士時報, 69.11, pp.598-602, 1996.11
- [3] E. Bunsel, et. al: "Isolationsfestigkeit von Asynchron-motoren beim Unrichterbetrieb", Elektric, 47:S.381, Berlin, 1993
- [4] 仲田 清・長洲正浩・關澤俊彦・原 康浩: "鐵道車両用 1,500kVAの小型・高効率インバータ", 日立評論, 82, 4, pp.37-40, 2000.4
- [5] 古賀宣考・山中克利・今村廣己: "3レベルインバータの特長と汎用化技術", 技報 安川電機, 65, 2, pp.112-115, 2001.2
- [6] S.Igasawara: "Reduction of Leakage Current, Surge Voltage and Shaft Voltage in Variable-Speed AC Drives", TIEE Japan, Vol.118-D, No.9 pp.975-980, 1998. 9
- [7] 小笠原悟司: "可變速 AC ドライブの漏 わ電流・サーブ電圧・軸電圧とその 抑制法", 電學論 D, 118, 9, pp.975 -980, 1998.9
- [8] L.Palma and P. Enjeti: " An Inverter Output Filter to Mitigate dv/dt Effects in PWM Drive System", IEEE APEC2002, pp.550-556, 2002