• 제목/요약/키워드: Sample adaptive offset

검색결과 25건 처리시간 0.025초

HEVC SAO 인트라 모드 오프셋 값 조정을 통한 복잡도 감소 (Complexity Reduction of HEVC SAO Intra Modes By Adjustment of Offset Values)

  • 문지훈;최정아;호요성
    • 방송공학회논문지
    • /
    • 제19권3호
    • /
    • pp.355-361
    • /
    • 2014
  • 본 논문에서는 HEVC(high efficiency video coding)의 루프내 필터 중 하나인 SAO (sample adaptive offset) 기술을 고속화하는 방법을 제안한다. 기존의 SAO는 원 영상과 복원된 영상 간의 오차를 최소화하기 위한 오프셋 값을 각 CTB마다 계산한다. 최적의 오프셋 값 결정을 위해 오프셋 값 후보군 내의 모든 오프셋 값을 검사한 후, 율-왜곡 비용 값을 최소화하는 오프셋 값을 선택한다. 따라서 SAO는 HEVC 부호기에서 상당한 양의 복잡도를 차지한다. 제안한 방법에서는 오프셋 값의 통계적 특성을 고려해 사용 빈도가 낮은 밴드를 결정하고, 사용 빈도가 낮은 밴드에 포함되는 오프셋 값을 처리하지 않는다. 또한, 오프셋 값 결정 단계에서 후보군 내의 모든 오프셋 값 대신 일부 오프셋 값만 검사한다. 실험 결과를 통해 제안한 방법이 큰 부호화 효율 감소 없이 약 8.15%의 부호화 시간을 감소시키는 것을 확인했다.

고성능 HEVC 복호기를 위한 효과적인 Sample Adaptive Offset 하드웨어 설계 (The Hardware Design of Effective Sample Adaptive Offset for High Performance HEVC Decoder)

  • 박승용;이동원;류광기
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2012년도 추계학술발표대회
    • /
    • pp.645-648
    • /
    • 2012
  • 본 논문에서는 고성능 HEVC(High Efficiency Video Coding) 복호기 설계를 위한 효율적인 SAO(Sample Adaptive Offset)의 하드웨어 구조 설계에 대해 기술한다. SAO는 양자화 등의 손실 압축에 의해 발생하는 정보의 손실을 보상하는 기술이다. 하지만 HEVC의 최대 블록 크기인 $64{\times}64$ 단위를 화소 단위 연산을 수행하기 때문에 높은 연산시간 및 연산량이 요구된다. 따라서 본 논문에서 제안하는 SAO 하드웨어 구조는 $8{\times}8$ 단위를 처리하는 연산기로 구성하여 하드웨어 면적을 최소화하였고, 내부레지스터를 이용하여 $64{\times}64$ 블록 크기를 지원한다. 또한 기존 SAO의 top-down 블록분할 구조에서 down-top 블록분할 구조로 설계하여 연산시간 및 연산량을 최소화 하였다. 제안하는 하드웨어 구조는 Verilog HDL로 설계하였으며, TSMC 칩 공정 $0.18{\mu}m$ 셀 라이브러리로 합성한 결과 동작 주파수는 250MHz, 전체 게이트 수는 45.4k 이다.

HEVC 의 하드웨어 설계를 위한 파이프라인 방식을 적용한 SAO (Sample Adaptive Offset using Pipeline for HEVC Hardware Design)

  • 전진;김문철;김현미
    • 한국방송∙미디어공학회:학술대회논문집
    • /
    • 한국방송공학회 2012년도 하계학술대회
    • /
    • pp.468-470
    • /
    • 2012
  • 본 논문에서는 High Efficiency Video Coding (HEVC)을 하드웨어로 구현하기 위해서 파이프라인 방식을 인-루프 필터에 새롭게 도입된 기술인 Sample Adaptive Offset (SAO)에 적용하여 병렬화 처리하는 방법을 제안한다. 현재 HEVC 에서 SAO 의 입출력이 프레임단위로 구현되어 있는데, 이를 파이프라인 방식의 하드웨어 설계시에는 Largest Coding Unit(LCU)단위로 입출력이 가능하도록 수정해야 한다. SAO 에서 사용하는 두 가지 방식으로 Edge Offset(EO)과 Band Offset(BO)모드가 있으며, 이 중 EO 모드가 주변 화소값을 이용하므로 주변 화소값 정보가 없는 LCU 경계에 위치한 화소들을 버퍼에 저장한 뒤, 다음 LCU 블록의 입력과 함께 SAO 를 수행한다. 또한, SAO 앞 단의 인-루프 필터 기술인 디블록킹 필터(Deblocking Filter)에서도 LCU 단위로 입출력이 수행되므로 디블록킹 필터에서 저장하는 버퍼를 고려하면, SAO 입력에서 사용가능한 데이터는 LCU 가 천이된 형태가 된다. 따라서 SAO 입력의 천이된 형태와 버퍼 사용에 따라 총 9 가지 타입을 갖게 되며, 이 중 경계에 위치한 블록을 제외한 타입들의 경우 서로 다른 정보를 가진 SAO 를 4 번 수행해야 한다. 이러한 점을 반영한 파이프라인 방식을 SAO 에 적용하여 하드웨어에 적합한 구조를 구현할 수 있다.

  • PDF

복잡도 기반 적응적 샘플 오프셋 병렬화 (Complexity-based Sample Adaptive Offset Parallelism)

  • 유은경;조현호;서정한;심동규;김두현;송준호
    • 방송공학회논문지
    • /
    • 제17권3호
    • /
    • pp.503-518
    • /
    • 2012
  • 본 논문은 High Efficiency Video Coding (HEVC)의 인-루프 필터 기술인 Sample Adaptive Offset (SAO)에 대하여 복잡도 분석기반의 병렬화 방법을 제안한다. HEVC의 SAO는 쿼드트리 기반으로 영상을 다수의 SAO영역으로 분할하고, 각 영역 단위로 에러 보정을 위한 오프셋 값을 전송함으로써 복호화된 화소의 에러를 보정한다. HEVC의 SAO는 데이터 레벨의 병렬화를 통하여 고속화할 수 있는데, SAO영역 단위의 데이터 레벨 병렬화는 영역의 크기가 일정하지 않아 멀티 코어를 사용한 병렬화시 작업량 불균형(Workload imbalance)이 발생한다. 또한, SAO는 영역 단위로 필터링 적용 여부가 결정되므로 균둥하게 SAO영역을 각 코어에 할당하더라도, 작업량 불균형이 발생할 수 있다. 본 논문에서는 SAO영역의 최소 단위인 Largest Coding Unit (LCU)를 SAO 수행의 기본단위로 하여, 각 단위에서의 SAO 파라미터 정보를 이용하여 복잡도를 미리 예측 하였다. 예측된 복잡도를 기반으로 각 코어에 균일하게 작업량이 할당될 수 있도록 영역을 코어에 적응적으로 할당하여 병렬화를 수행한 결과 순차 수행 기반 SAO에 비하여 2.38배, 영역 균등 SAO 병렬화 대비 21% 속도 향상되었다.

HEVC에서 SAO의 성능개선을 위한 edge offset category 분류 방법 (Edge offset category classification method for improving the performance of SAO in HEVC)

  • 정연경;한종기
    • 한국방송∙미디어공학회:학술대회논문집
    • /
    • 한국방송공학회 2013년도 하계학술대회
    • /
    • pp.354-356
    • /
    • 2013
  • ITU와 ISO/IEC가 공동으로 UHD급 영상 부호화를 위해 표준화를 진행하고 있는 HEVC 코덱은 H.264/AVC 대비 2배 이상의 압축 효율을 갖는 것을 목표로 정하고 있다. HEVC(High Efficiency Video Coding)는 In-Loop Filter 기술로 H.264/AVC에서 사용하고 있는 Deblocking Filter와 새롭게 추가 된 SAO(Sample Adaptive Offset)를 사용하고 있다. 본 논문에서는 HEVC의 In-Loop Filter 기술 중 하나인 SAO의 기술의 EO에서 Category를 조금 더 정확하게 판단하여 분류하는 방법을 제안을 한다.

  • PDF

CNN 기반 HEVC 루프 필터의 성능 비교 (Performance evaluation of CNN-based in-loop filter for HEVC)

  • 이소윤;홍진형;오병태
    • 한국방송∙미디어공학회:학술대회논문집
    • /
    • 한국방송∙미디어공학회 2017년도 추계학술대회
    • /
    • pp.74-76
    • /
    • 2017
  • 본 논문에서는 HEVC in-loop filter 부분에 CNN 기반 기술을 사용한 알고리즘들을 소개하고, 이들 기술들의 성능을 비교실험을 통해 분석한다. 현재 HEVC 의 in-loop filter 에는 잡음을 제거하는 deblocking filter 와 오프셋을 보상하는 sample adaptive offset 필터가 적용되어 있는데, 두 알고리즘이 수행하고 있는 역할을 CNN 기반 filter 로 대체한 기술들을 선택적으로 선별하여 비교실험을 진행하고, 그 결과를 비교 및 분석한다.

  • PDF

깊은 신경망을 사용한 HEVC의 루프 내 필터링 (In-Loop Filtering with a Deep Network in HEVC)

  • 김동신;이소윤;양윤모;오병태
    • 한국방송∙미디어공학회:학술대회논문집
    • /
    • 한국방송∙미디어공학회 2020년도 추계학술대회
    • /
    • pp.145-147
    • /
    • 2020
  • 딥러닝 기술이 발전함에 따라 High-Efficiency-Video-Coding(HEVC)와 같은 비디오 코덱을 딥러닝 기술을 사용해 발전시키는 방법이 많아 시도되었다. 가장 많이 연구된 분야 중 하나에는 코덱 내부의 필터들을 영상 복원 기술을 통해 개선시키는 연구가 있다. 본 논문에서는 그 중 Sample adaptive offset(SAO) 필터링 기법을 깊은 신경망으로 대체하는 방식을 제안한다. SAO는 주변 정보들을 통해 에러의 형태를 결정하고 그를 상쇄하는 값을 전송하는 형태를 가진다. 이 때 찾은 보상 값이 최적의 값이 아니기 때문에 제안 기법에서는 깊은 신경망을 통해서 그 값을 찾는다. 제안하는 네트워크는 최적의 보상 값을 찾는 부분과 에러의 형태를 찾는 부분으로 이루어져 있으며, 두 네트워크를 통해 비선형적이고 복잡한 형태의 에러를 제거할 수 있다. 실험 결과 제안하는 방식은 저지연 P 모드와 임의접근 모드에서 기존 HEVC 보다 좋은 성능을 낸 것을 확인할 수 있다.

  • PDF

Corner Outlier Artifacts를 감소시키기 위한 HEVC 필터링 방법 (The Filtering Method to Reduce Corner Outlier Artifacts in HEVC)

  • 고경환;이영렬
    • 방송공학회논문지
    • /
    • 제22권3호
    • /
    • pp.313-320
    • /
    • 2017
  • HEVC 표준에 적용된 인루프 필터링 방법인 De-blocking filter와 SAO(Sample Adaptive Offset)은 영상의 블록화 현상(Blocking artifacts)과 ringing artifacts를 효과적으로 제거하여 부호화 효율 및 주관적 화질 향상을 달성하였다. 하지만, 인루프 필터링 사용에도 불구하고, Corner outlier artifacts라 불리는 블록 경계의 모서리 부분에서 발생하는 2차원 형태의 블록화 현상은 쉽게 제거하지 못하는 문제점을 보인다. 본 논문에서는 Corner outlier 픽셀 탐색 및 판단과정, 해당 outlier 픽셀의 필터링 방법을 통하여 이러한 artifacts를 감소시키는 방법을 제안한다. 실험결과, 제안하는 방법은 화면간 예측에서 약간의 압축 효율 향상을 보였으며, 특히 영상의 주관적 화질 측면에서 개선된 효과를 나타내었다.

HEVC 부호기를 위한 효율적인 SAO의 저면적 하드웨어 설계 (Low Area Hardware Design of Efficient SAO for HEVC Encoder)

  • 조현표;류광기
    • 한국정보통신학회논문지
    • /
    • 제19권1호
    • /
    • pp.169-177
    • /
    • 2015
  • 본 논문에서는 HEVC(High Efficiency Video Coding) 부호기를 위한 효율적인 SAO(Sample Adaptive Offset)의 저면적 하드웨어 구조를 제안한다. SAO는 HEVC 영상 압축 표준에서 채택된 새로운 루프 내 필터 기술로서 최적의 오프셋 값들을 화소 단위로 적용하여 영역 내 평균 화소 왜곡을 감소시킨다. 하지만 표준 SAO는 화소 단위 연산을 수행하기 때문에 초고해상도 영상을 처리하기 위해서 많은 연산시간과 연산량을 요구한다. 제안하는 SAO 하드웨어 구조는 SAO의 연산시간을 감소시키기 위해서 한번에 4개의 입력 화소들을 병렬적으로 처리하며, 2단계 파이프라인 구조를 갖는다. 또한 하드웨어 면적을 최소화하기 위해서 휘도 성분과 색차 성분에 대해 단일 구조를 가지며, 하드웨어에 적합한 연산기 및 공통 연산기를 사용한다. 제안하는 SAO 하드웨어 구조는 Verilog HDL로 설계하였으며, TSMC $0.13{\mu}m$ CMOS 표준 셀 라이브러리로 합성한 결과 약 190k개의 게이트로 구현되었다. 제안하는 SAO 하드웨어 구조는 200MHz의 동작주파수에서 4K UHD@60fps 영상의 실시간 처리가 가능하며, 최대 250MHz까지 동작 가능하다.

고성능 HEVC 부호기를 위한 루프 내 필터 하드웨어 설계 (Hardware Design of In-loop Filter for High Performance HEVC Encoder)

  • 박승용;임준성;류광기
    • 한국정보통신학회논문지
    • /
    • 제20권2호
    • /
    • pp.335-342
    • /
    • 2016
  • 본 논문에서는 고성능 HEVC(High Efficiency Video Coding) 부호기를 위한 루프 내 필터의 효율적인 하드웨어 구조를 제안한다. HEVC는 양자화 에러가 발생하는 복원 영상에서 화질을 향상시키기 위해 디블록킹 필터와 SAO(Sample Adaptive Offset)으로 구성된 루프 내 필터를 사용한다. 그러나 루프 내 필터는 추가적인 연산으로 인하여 부호기와 복호기의 복잡도가 증가되는 원인이 된다. 제안하는 루프 내 필터 하드웨어 구조는 수행 사이클 감소를 위해 디블록킹 필터와 SAO를 3단 파이프라인으로 구현되었다. 또한 제안하는 디블록킹 필터는 6단 파이프라인 구조로 구현되었으며, 효율적인 참조 메모리 구조를 위해 새로운 필터링 순서로 수행된다. 제안하는 SAO는 화소들의 처리를 간소화하며 수행 사이클을 감소시키기 위해 한번에 6개의 화소를 병렬 처리된다. 제안하는 루프 내 필터 하드웨어 구조는 Verilog HDL로 설계되었으며, TSMC $0.13{\mu}m$ CMOS 표준 셀 라이브러리를 사용하여 합성한 결과 약 131K개의 게이트로 구현되었다. 또한 164MHz의 동작 주파수에서 4K@60fps의 실시간 처리가 가능하며, 최대 동작 주파수는 416MHz이다.