• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권1호
• /
• pp.22-28
• /
• 2015

This paper proposes column-parallel three step Single Slope Analog-to-Digital Converter (SS-ADC) for high frame rate VGA CMOS Image Sensors (CISs). The proposed three step SS-ADC improves the sampling rate while maintaining the architecture of the conventional SS-ADC for high frame rate CIS. The sampling rate of the three-step ADC is increased by a factor of 39 compared with the conventional SS-ADC. The proposed three-step SS-ADC has a 12-bit resolution and 200 kS/s at 25 MHz clock frequency. The VGA CIS using three step SS-ADC has the maximum frame rate of 200 frames/s. The total power consumption is 76 mW with 3.3 V supply voltage without ramp generator buffer. A prototype chip was fabricated in a $0.13{\mu}m$ CMOS process.

• 한국정보전자통신기술학회논문지
• /
• 제16권6호
• /
• pp.465-471
• /
• 2023

본 논문은 CMOS Image Sensor(CIS)에 사용되는 single-slope ADC(SS-ADC)의 노이즈와 출력의 지연을 개선한 비교기 구조를 제안한다. 노이즈와 출력의 지연 특성을 개선하기 위해 비교기의 첫 번째 단의 출력 노드와 두 번째 단의 출력 노드 사이에 커패시터를 삽입하여 miller effect를 이용한 비교기 구조를 설계하였다. 제안하는 비교기 구조는 작은 capacitor를 이용하여 노이즈와 출력의 지연 및 layout 면적을 개선하였다. Single slop ADC에서 사용되는 CDS 카운터는 T-filp flop과 bitwise inversion 회로를 사용하여 설계하였고 전력 소모와 속도가 개선되었다. 또한 single slop ADC는 analog correlated double sampling(CDS)와 digital CDS를 함께 동작하는 dual CDS를 수행한다. Dual CDS를 수행함으로써 fixed pattern noise(FPN), reset noise, ADC error를 줄여 이미지 품질이 향상된다. 제안하는 comparator 구조가 사용된 single-slope ADC는 0.18㎛ CMOS 공정으로 설계되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권2호
• /
• pp.246-251
• /
• 2014

In this paper, a high-speed CMOS Image Sensor (CIS) based on a 10-bit two step Single Slope A/D Converter (SS-ADC) is proposed. The A/D converter is composed of both 5-bit coarse ADC and a 6-bit fine ADC, and the conversion speed is 10 times faster than that of the single-slope A/D convertor. In order to reduce the pixel noise, further, a Hybrid Correlated Double Sampling (H-CDS) is also discussed. The proposed A/D converter has been fabricated with 0.13um 1-poly 4-metal CIS process, and it has a QVGA ($320{\times}240$) resolution. The fabricated chip size is $5mm{\times}3mm$, and the power consumption is about 35 mW at 3.3 V supply voltage. The measured conversion speed is 10 us, and the frame rate is 220 frames/s.

• 대한전자공학회논문지SD
• /
• 제48권2호
• /
• pp.20-27
• /
• 2011

모바일 기기에 장착되는 CMOS 이미지 센서(CIS) 칩은 배터리 용량의 한계로 인해 저전력 소모를 요구한다. 본 논문에서는 전력소모를 줄일 수 있는 데이터 플립플롭 회로와 새로운 저전력 구조의 Single-Slope A/D Converter(SS-ADC)를 사용한 이미지 센서를 설계하여 모바일 기기에 사용되는 CIS 칩의 전력 소모를 감소시켰다. 제안하는 CIS는 $2.25um{\times}2.25um$ 면적을 갖는 4-Tr Active Pixel Sensor 구조를 사용하여 QVGA($320{\times}240$)급 해상도를 갖도록 설계되었으며 0.13um CMOS 공정에서 설계되었다. 실험 결과, CIS 칩 내부의 SS-ADC 는 10-b 해상도를 가지며, 동작속도는 16 frame/s 를 만족하였고, 전원 전압 3.3V(아날로그)/1.8V(Digital)에서 25mW의 전력 소모를 보였다. 측정결과로부터 제안된 CIS 칩은 기존 CIS 칩에 비해 대기시간동안 약 22%, 동작시간동안 약 20%의 전력이 감소되었다.

• 대한방사선기술학회지:방사선기술과학
• /
• 제44권1호
• /
• pp.25-30
• /
• 2021

The purpose was to reduce the distortion of the image that occurs in the temporal bone area due to the very strong differences in susceptibility. A new SS-TSE technique was applied when examining the diffusion-weighted image of the temporal bone, where the auditory and facial nerves to be imaged were very thin and were adjacent to the cranial base including bone and air. This study was conducted from March 2020 to August of the same year, targeting 32 subjects who underwent the diffusion-weighted imaging of the temporal bone. To compare the distortion, existing SS-EPI technique and the new SS-TSE technique were both applied on the temporal bone area. As a result of the study, applying the new SS-TSE technique appeared to lower the distortion of images by 87.44, 46.13 and 42.35 % on the b-value 0, 800 and the ADC images, respectively. In conclusion, when using the new SS-TSE technique on the temporal bone DWI, distortion can be reduced, and thus images with high diagnostic value can be obtained.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권1호
• /
• pp.110-119
• /
• 2017

This paper describes a CMOS image sensor (CIS) with dual correlated double sampling (CDS) and column-parallel analog-to-digital converter (ADC) and its measurement method using a field-programmable gate array (FPGA) integrated module. The CIS is composed of a $320{\times}240$ pixel array with $3.2{\mu}m{\times}3.2{\mu}m$ pixels and column-parallel 10-bit single-slope ADCs. It is fabricated in a $0.11-{\mu}m$ CIS process, and consumes 49.2 mW from 1.5 V and 3.3 V power supplies while operating at 6.25 MHz. The measured dynamic range is 53.72 dB, and the total and column fixed pattern noise in a dark condition are 0.10% and 0.029%. The maximum integral nonlinearity and the differential nonlinearity of the ADC are +1.15 / -1.74 LSB and +0.63 / -0.56 LSB, respectively.

• 한국통신학회논문지
• /
• 제34권12C호
• /
• pp.1131-1137
• /
• 2009

본 논문에서는 OFDMA 기반의 디지털 이중화 방식을 위한 자원 관리 기법을 제안한다. 제안된 자원 관리 기법은 CS(Cyclic Suffix)를 사용하지 않으면서 TDoA(Time Difference of Arrival)에 의한 ISI(Inter Symbol Interference)와 ICI(Inter Carrier Interference)의 영향을 최소화 하며, SS(Subscriber Station)에 수신되는 신호의 dynamic range를 줄인다. 제안된 자원 관리 기법은 ADC(Analog to Digital Converter)의 비트 수를 줄이며, SINR(Signal to Interference and Noise Ratio)를 크게 향상시킴을 모의실험을 통하여 확인한다.

• 한국가축번식학회지
• /
• 제25권4호
• /
• pp.295-304
• /
• 2001

양적형질 유전자 좌위 (QTL)의 탐색과 이들의 발현 양상 규명을 위해 Berkshire종과 Yorkshire종 간의 교배를 통해 생산된 F$_2$ 실험집단에서 regression interval mapping이 이루어졌다. 모두 525마리의 F$_2$ 자손들에서 일당 증체량, 평균 등지방 두께, 배장근 단면적이 표현형으로 조사되어 분석에 이용되었으며 모돈의 번식능력에 관련된 QTL 존재 여부 추정을 위해 간접 형질로 인정되고 있는 생시체중과 이유 시 체중을 분석에 포함하였다. 양적형질의 분리 여부를 추론하기 위하여 돼지의 2번 염색체에서 8종의 microsatellite 표지인자가 선택되어 유전자형이 조사되었다. 각각의 유전적 모델에서 산출된 통계량으로부터 QTL 존재 여부와 특정 QTL 발현 양상에 대한 여부를 나타낼 수 있는 인정되는 수준의 type I 오차율을 제어할 수 있는 임계값 (threshold)을 permutation test에 의해 제시하였다. QTL의 존재와 그 QTL의 Imprinting 여부는 부계와 모계를 통해 원가계 1세대의 대립유전자가 전달되는 과정에서 발현되는 특성을 분리시키는 통계적 의형을 설정하여 검정 통계량을 산출하였다. 분석에 이용된 3가지 형질과 연관된 3종류의 QTL 존재 가능성을 돼지의 2번 염색체에서 확인하였으며, 이들 중 평균 등지방 두께와 배장근 단면적에 각각 영향을 미칠 것으로 추론된 2종류의 QTL 발현은 정상적인 Mendelian 유전양식을 따르지 않고 imprinting된다는 증거를 얻어냈다. 또한 이들 imprinting되는 QTL은 이미 imprinting 표현 양식을 가진다고 알려진 IGF II 유전자의 위치와 거의 동일한 염색체강의 지점에서 부계로 전달되는 QTL만이 발현되는 특징을 보이는 것으로 밝혀졌다. 한편 Mendelian 모형과 imprinting 모형 모두에서 유의적인 임계값 이상을 보이는 검정 통계량이 산출된 일당 증체량 연관 QTL은 두 모형간의 적정성 분석을 위한 검정을 퐁해 Mendelian 양식을 따른 것으로 최종 확인되었다.