• 한국진공학회지
• /
• 제16권2호
• /
• pp.145-152
• /
• 2007

자외선 광여기 전자현미경 (Ultraviolet - Photoelectron Emission Microscopy: UV-PEEM)을 이용하여 Si (001)과 (113) 표면에 Ge을 증착하면서 실시간으로 나노구조의 형성과 크기 및 형태 변화과정을 조사하였다. Ge은 PBEM에 부착된 e-beam 증착기를 이용하여 $450-550^{\circ}C$ 온도에서 in situ로 증착하면서 표면의 변화를 PEEM으로 관찰하였다. Ge을 ${\sim}0.4\;ML/min$의 증착율로 ${\sim}4\;ML$ 이상 두께로 증착했을 때, 두 Si 표면에서 Ge의 균일한 변형층(strained layer) 위에 island 구조가 형성되었다. 초기에 형성된 원형 모양의 island는 연속적인 Ge 증착에 따라, ripening 과정에 의해 크기가 점차 성장되었고 밀도는 감소하였으나, 형태는 원형 모양을 유지하였다. 시료 성장 후 공기 중 AFM 측정 결과, Si(001) 표면에는 dome 형태의 Ge island가 Si(113) 표면에는 윗면이 평판하고 다면의 옆면을 지닌 island 구조가 형성됨이 확인되었다. 반면에 ${\sim}0.15\;ML/min$의 낮은 증착율로 Ge을 증착했을 때, Si(113) 표면에서 원형의 Ge island가 길죽한(elongated) 형태의 나노선 구조로 변형됨이 관찰되었다. 또한, 계속적인 Ge 증착 두께를 증가시킴에 따라 표면에는 새로운 island가 형성되지 않고, 기존의 island들이 점차 길이 방향으로 크기가 증가하면서 [$33\bar{2}$] 방향으로 배열하였다. 이와 같은 Ge 나노구조의 형성과 형태 변화는 나노구조 형성과정에서 변형이완(strain relaxation)과 가원자(adatom)의 표면 동역학적 효과와 깊은 관련이 있는 것으로 분석된다.

• 한국결정성장학회지
• /
• 제19권4호
• /
• pp.159-164
• /
• 2009

실리콘 기판에 GaN 에피성장을 확인하기 위해, P형 Si(100), Si(111) 기판 전면에 버퍼층으로 40 nm 두께의 코발트실리사이드를 형성시켰다. 형성된 코발트실리사이드 층에 연속으로 HVPE(hydride vapor phase epitaxy)로 하나는 $850^{\circ}C$-12분 + $1080^{\circ}C$-30분(공정I)과, 또 하나 조건은 $557^{\circ}C$-5분 + $900^{\circ}C$-5분(공정II) 조건으로 각각 나누어 진행하여 보았다. GaN의 에피성장을 광학현미경, 주사전자현미경, 주사탐침현미경, 그리고 HR-XRD로 확인하였다. 공정I로는 GaN의 에피성장이 진행되지 않았으며, 공정II에서는 에피성장이 진행되었다. 특히 공정 II는 열팽창에 의해 실리콘 기판과의 자가정렬적인 기판분리 현상을 보였으며, XRD로 GaN의 0002 방향의 결정성 (crystallinity)을 ${\omega}$-scan으로 확인한 결과(100)면 방향의\ 실리콘과 코발트실리사이드를 버퍼층으로 활용하고 저온에서 HVPE를 진행한 조합이 GaN의 에피성장에 유리하였다.

• 한국전기전자재료학회논문지
• /
• 제26권6호
• /
• pp.441-445
• /
• 2013

ZnO nanowires on the a-, c- and m-plane oriented 4H-SiC substrates were grown by using a high temperature tube furnace. Ti/Au electrodes were deposited on ZnO nanowires and a-, c- and m-plane 4H-SiC substrates, respectively. The shape and density of the ZnO nanowires were investigated by field emission scanning electron microscope. It was found that the growth direction of nanowires depends strongly on growth parameters such as growth temperature and pressure. In this work, The sensitivity of nanowires formed a-, c- and m-plane oriented 4H-SiC gas sensor was measured at $300^{\circ}C$ with CO gas concentration of 80%. The nanowires grown on a-plane oriented 4H-SiC show improved sensing performance than those on c- and m-plane oriented 4H-SiC due to the increased density of nanowire on a-plane 4H-SiC.

• 한국재료학회지
• /
• 제7권8호
• /
• pp.679-686
• /
• 1997

P-type Si(111)기판 위에 3C-SiC박막 성장시 TMS(tetramethylsilane)유량, 반응온도, 반응압력, 가스공급방법등 다양한 성장변수에 따른 박막의 결정성변화를 연구하였다. 증착된 막은 모두 (111)방향성만을 나타내었고, free Si, C의 존재는 관찰할 수 없었다. TMS 유량 0.5 sccm에서, 1100-120$0^{\circ}C$의 반응온도에서 , 반응압력 12-50Torr 조건에서 비록 dislocation과 twin등이 발결되었으나 단결정 3C-SiC 박막을 성장시킬 수 있었으며, 박막의 결정성은 기판에 흡착된 Si-종과 C-종이migration할 수 있는 시간과 에너지에 크게 영향 받음을 확인할 수 있었다. 또한 SiC/Si계면에서 carbonization공정에서 관찰되는 것으로 알려진 void를 관찰할 수 있었으며, 이러한 void의 발생은 기체공급방법을 달리함으로서 제거할 수 있음을 확인할 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.255-255
• /
• 2011

$SiO_2$는 유전체 물질로서 고온에 강하고 열 변화에 민감하지 않으며 자외선을 잘 투과시키는 특성 때문에 각종 광전자 소자에 많이 응용되고 있다. 최근에는 classical thermal oxidation 방식을 이용하여 태양전지의 효율을 증가하기 위한 표면 보호막, 유기발광다이오드의 보호막 및 barrier로 적용되고 있다. $SiO_2$ 박막의 경우 RF-DC sputtering, thermal evaporation, plasma enhanced chemical vapor deposition, E-beam evaporation 등의 다양한 방법을 통하여 제작되고 있다. 이들 중 E-beam evaporation 법은 높은 증착속도, 증착방향성, 낮은 불순물농도 등 많은 장점을 가지고 $SiO_2$ 박막 증착이 가증하다. 따라서 본 연구에서는 Si 기판위에 $SiO_2$를 증착각도를 0$^{\circ}$, 25$^{\circ}$, 50$^{\circ}$, 70$^{\circ}$로 변화시켜 증착하였고, 증착속도, 빔 세기, 기판 회전속도 등을 변화시켰다. 또한, 증착 각도에 따른 유전율 차이를 무반사 특성 향상에 응용하기 위해 다양한 layer 층을 순차적으로 성장시켰다. 제작된 $SiO_2$의 나노구조의 구조적, 광학적 특성은 field emission scanning microscopy, atomic force microscopy, UV-VIS-NIS spectrophotometer를 이용하여 분석되었다.

• 한국재료학회지
• /
• 제10권12호
• /
• pp.807-811
• /
• 2000

MFISFET (Metal-ferroelectric-nsulator-semiconductor-field effect transistor)에의 적용을 위해 CeO$_2$와 SrBi$_2$Ta$_2$O$_{9}$ 박막을 각각 r.f. sputtering 및 pulsed laser ablation법으로 제조하였다. CeO$_2$ 박막은 증착시 스퍼터링개스비 (Ar:O$_2$)에 따른 특성을 고찰하였다. Si(100) 기판 위에 $700^{\circ}C$에서 증착된 CeO$_2$ 박막들은 (200)방향으로 우선방향성을 가지고 성장하였고 $O_2$ 개스량이 증가함에 따라 박막의 우선방향성, 결정립도 및 표면거칠기는 감소하였다. C-V특성에서는 Ar:O$_2$가 1 : 1인 조건에서 제조된 박막이 가장 양호한 특성을 보였다. 제조된 박막들의 누설전류값은 100kV/cm의 전계에서 $10^{-7}$ ~$10^{-8}$ A의 차수를 보였다. CeO$_2$/Si 기판위에 성장된 SBT는 다결정질상의 치밀한 구조를 가지고 성장을 하였다 80$0^{\circ}C$에서 열처리된 SBT박막으로 구성된 MFIS구조의 C-V 특성에서 memory window 폭은 0.9V를 보였으며 5V에서 4$\times$$10^{-7}$ A/$\textrm{cm}^2$의 누설전류밀도를 보였다.

• 조명전기설비학회논문지
• /
• 제20권4호
• /
• pp.7-11
• /
• 2006

본 논문에서는 $Mo/SiO_2/Si(100)$ 기판 위에 MOCVD(Metal-Organic-Chemical-Vapor Deposition)법을 이용하여 C축 방향으로 성장시킨 AIN(Aluminum Nitride) 박막을 이용하여 GHz대역 무선 통신에서 사용할 수 있는 FBAR(Film-Bulk-Acoustic Resonator)을 제작하였다. 제작된 공진부의 공진주파수와 반공진주파수는 각각 3.189[GHz]와 3.224[GHz]으로 측정되었으며, Q값(Quality Factor)과 유효한 전기기계 결합계수(${k_{eff}}^2$)는 각각 24.7과 2.65[%]로 평가되었다. AIN의 증착(Deposition) 조건은 $950[^{\circ}C]$의 기판표면(Substrate) 온도, 20Torr의 압력, 25000의 N/Al의 V/III비로 증착하였다. $4{\times}10^{-5}[\Omega{cm}]$의 Mo 하부전극 고유저항과 $Mo/SiO_2/Si(100)$ 기판 위에 AIN(0002) FWHM(Full-Width at Half-Maximum) 4를 갖는 C축 방향성의 AIN 박막을 성공적으로 성장시켰다. 따라서 증착된 AIN박막의 FWHM값은 GHz대역 무선 통신용 RF(Radio Frequency) 밴드 패스 필터 설계에 유용하게 사용될 것이다.

• 한국결정성장학회지
• /
• 제12권6호
• /
• pp.283-287
• /
• 2002

초고집적 반도체 회로에서 Cu를 배선으로 쓰이기 위한 Cu 금속과 Si 기판사이의 확산방지막으로써 Zr(Si)N 박막을 연구하였다. Zr(Si)N 박막증착은 DC magnetron sputter으로 $Ar/N_2$의 혼합 gas를 사용한 reactive sputtering 방법을 이용하였다. 상온에서 ZrN 박막 증착시 Ar gas와 NE gas 비율이 48 : 2일 때 가장 낮은 비저항값을 가졌으며, 증착시 기판의 온도의 증가에 따라서 비저항값이 낮아졌다. 비저항값이 감소된 ZrN 박막일수록 (002)면의 방향성을 갖는 결정이 성장되었다. ZrN 박막의 Cu 확산방지 특성은 ZrN 박막에 Si을 첨가함으로써 개선될 수 있으며 지나치게 첨가될 경우에는 오히려 확산방지 특성이 감소되었다. 접착력 특성에서는 ZrN에 Si의 함유량이 증가함에 파라 개선되었다. 증착막의 특성은 XRD, 광학 현미경, scretch tester 그리고 $\alpha$-step 등을 사용하여 분석하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.375-375
• /
• 2012

최근 차세대 평판 디스플레이의 응용에 많은 주목을 받고 있는 AMOLED의 경우 전류구동 방식이기 때문에 a-Si TFT 보다는 LTPS-TFT가 요구되며, 대면적 기판에서의 결정립 크기의 균일도가 매우 중요한 인자이다. 비정질 실리콘 박막 상부 혹은 하부에 도전층을 개재하고, 상기도전층에 전계를 인가하여 그것의 주울 가열에 의해 발생한 고열에 의해 비정질 실리콘 박막을 급속 고온 고상 결정화하는 방법에 관한 기술인 JIC (Joule-heating Induced Crystallization) 결정화 공정은 기판 전체를 한번에 결정화 하는 방법이다. JIC 결정화 공정에 의하여 제조된 JIC poly-Si은 결정립 크기의 균일성이 우수하며 상온에서 수 micro-second내에 결정화를 수행하는 것이 가능하고 공정적인 측면에서도 별도의 열처리 Chamber가 필요하지 않는 장점을 가지고 있다. 그러나 고온 고속 열처리 방법인 JIC 결정화 공정을 수행 하면 Arc에 의하여 시편이 파괴되는 현상이 발견되었다. 본 연구에서는 Arc현상의 원인을 파악하기 위해 전압 인가 조건 및 시편 구조 조건을 변수로 결정화실험을 진행하였다. ARC가 발생하는 Si층과 Electrode 계면을 식각 분리하여 Electrode와 Si층 사이의 계면이 형성되지 않는 조건에서 전계를 인가하는 실험을 통하여 JIC 결정화 공정 중 고온에 도달하게 되면, a-Si층이 변형되어 형성된 poly-Si층이 전도성을 띄게 되고 인가된 전압이 도전층과 Poly-Si 사이에 위치한 $SiO_2$의 절연파괴(Dielectric breakdown)전압보다 높을 경우 전압 인가 방향에 수직으로 $SiO_2$가 절연 파괴되며 면저항 형태의 전도층의 단락이 진행되며 전도층이 완전히 단락되는 순간 Arc가 발생한다는 것을 관찰 할 수 있었다. 본 실험의 연구 결과를 바탕으로 Arc 발생을 방지하는 다양한 구조의 Equi-Potential 방법이 개발되었다.

• 한국결정성장학회지
• /
• 제10권1호
• /
• pp.5-12
• /
• 2000

Silicon carbide(SiC)는 뛰어난 전기적, 열적, 물리적 특성 때문에 내환경 전자소자용 반도체 재료로 널리 연구되고 있다. 본 연구에서는 화학기상증착법으로 단결정 6H-SiC 동종박막을 성장시키고 이의 성장 특성을 조사하였다. 특히, 몰리브덴 (Mo)-plate를 이용하여 SiC를 코팅하지 않은 graphite susceptor를 사용한 6H-SiC 동종박막 성장조건을 성공적으로 얻었다. 대기압 상태의 RF-유도가열식 챔버에서 CVD성장을 수행하였고, <1120> 방향으로 $3.5^{\circ}$off-axis된 기판을 사용하였다. 성장 박막의 결정성을 평가하기 위하여 Nomarski 관찰, 투과율 측정 , 라만 분광, XRD, 광발광(PL) 분광, 투과전자현미경(TEM) 측 정 등의 방법을 이용하였다. 이상과 같은 실험을 통하여, 본 연구에서는 성장온도 $1500^{\circ}C$, C/Si flow ratio ($C_3H_8$ 0.2 sccm, $SiH_4$ 0.3 sccm)인 성장조건에서 결정성이 가장 좋은 6H-SiC 동종박막을 얻을 수 있었다.