• TTA Journal
• /
• s.67
• /
• pp.122-124
• /
• 2000

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.18 no.6A
• /
• pp.17-25
• /
• 2008

The differential power attack (DPA)[8] is a very powerful side-channel attack tool against various cryptosystems and the masking method[10] is known to be one of its algorithmic countermeasures. But it is non-trivial to apply the masking method to non-linear functions, especially, to arithmetic adders. This paper proposes simple and efficient masking methods applicable to arithmetic adders. For this purpose, we use the fact that every combinational logic circuit (including the adders) can be decomposed into basic logic gates (AND, OR, NAND, NOR, XOR, XNOR, NOT) and try to devise efficient masking circuits for these basic gates. The resulting circuits are then applied to the arithmetic adders to get their masking algorithm. As applications, we applied the proposed masking methods to SEED and SHA-1 in hardware.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2003.10a
• /
• pp.845-848
• /
• 2003

정보화 사회가 됨에 따라 정보의 중요성과 함께 역기능으로 인한 부작용 또한 갈수록 심각해질 수 있으며 이에 따라 정보보호 요구가 크게 늘어나고 있고 관련 정보보호제품의 수요증가가 예상되고 있다. 한편 선진각국은 OECD, APEC 등 다자간 협의를 통하여 정보 시스템의 안전과 암호정책에 관한 논의를 활발히 진행 중에 있어, 조만간 정보보호제품도 통상문제로 제기될 가능성이 다분하다. 그러나 국내 정보보호산업이 취약한 상태에 있고 정보보호의 특성상 정보보호 제품의 해외시장 의존은 바람직하지 않을 것이며 독자적인 기술력의 제품개발이 필수 불가결할 것으로 생각된다. 본 논문에서는 공중전화망(PSTN)의 전화 정보보호를 위한 디지털 보안전화기(이하 텔레가드폰)를 제안하고 이를 설계 및 구현하였다. 본 연구에서 제안한 디지털 보안전화기는 음성을 저속 압축 디지털 코드로 변환하고, 이에 국내 128 비트 블록 정보보호 알고리즘의 표준으로 정해진 SEED를 적용하여 안전한 통신이 가능하도록 하였다. 뿐만 아니라 키 복구 기능이 구현하여 개발된 시스템이 합법적 암호 접근을 허용하도록 하였다.

• Proceedings of the Korea Institute of Convergence Signal Processing
• /
• 2000.08a
• /
• pp.345-348
• /
• 2000

본 논문에서는 현재 우리나라 전자상거래 표준인 SEED 암호화 알고리즘을 하드웨어로 구현하였다. 이 암호화 프로세서는 유연성과 하드웨어 면적을 줄이기 위해 파이프라인이 없는 1 unrolled loop 구조를 사용하였다. 그리고 ECB, CBC, CFB, OFB의 4가지 모드를 모두 지원할 수 있도록 하였다. key computation은 오버헤드를 감소시키도록 precomputation 기법을 사용하였다. 또한, 데이타 입ㆍ출력 시 증가되는 처리시간을 제거하기 위하여 외부 입ㆍ출력 레지스터와 data 입ㆍ출력 레지스터를 분리하여 데이타 입ㆍ출력 연산이 암호 프로세서의 암호화 연산과 병행하여 처리되도록 하였다. 암호 프로세서는 0.25$\mu\textrm{m}$ CMOS 기술을 사용하여 검증하였고 gate수는 대략 29.3K gate 정도가 소요되었으며, 100 MHz ECB 모드에서 최고 237 Mbps의 성능을 보였다.

• KSCE Journal of Civil and Environmental Engineering Research
• /
• v.41 no.3
• /
• pp.289-296
• /
• 2021

The Korean construction industry has been implementing G-SEED, a certification system that evaluates the environmental properties of buildings for the purpose of reducing environmental burdens such as energy and resource consumption and pollutant emissions. Also, creating a pleasant environment in general is one more purpose of G-SEED certification system. However, G-SEED certification in practice is difficult and time consuming due to the complexity of the certification acquisition process coupled with little economic consideration for the materials of each certification item. Therefore, in this study, we present a model for the optimal selection of materials and economic assessment using a genetic algorithm. The development of the model involves building a material database based on life-cycle costing (LCC) targeted at "Application of Indoor Air Pollutant Low Emission Material" from G-SEED. Next, the model was validated using a real non-residential building case study. The result shows an average cost reduction rate of 74.5 % compared with the existing cost. This model is expected to be used as an economically efficient tool in G-SEED.

• Review of KIISC
• /
• v.12 no.3
• /
• pp.77-86
• /
• 2002

본고에서는 현재 추진중이거나 추진된 표준 암호알고리즘 공모사업에 대한 추진체계 및 현황을 파악한다. 또한 등록방식에서 공모방식으로 전환된 ISO/IEC 국제표준 선정방식의 전환 배경을 살펴보고, 현재 ISO/IEC 국제표준 후보로 제안되어 심의 중에 있는 블록암호 알고리즘 SEED의 표준화 현황을 파악한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10a
• /
• pp.494-496
• /
• 1998

이 논문은 안전한 통신을 보장하고, 전자결재 기능을 제공하는 SEED(Secure Environment for Exchanging Digital Signatures)의 설계 구현에 대해 기술한다. SEEDS는 일반 기업이나 단체에서 근거리망을 통해 서류를 결재하고 교환하는데 개발된 전자결재스템이다. 따라서 SEEDS는 사무환경 특성에 적합한 시스템 구조와 암호화 알고리즘을 기반으로 하는 중재결재 방식을 사용하며, 결재된 서류뿐만 아니라 통신 메시지의 보안을 위해 새롭게 개발한 키 교환 메시지 전송 프로토콜을 사용한다.

• Proceedings of the IEEK Conference
• /
• 2000.06b
• /
• pp.165-168
• /
• 2000

A hardware architecture to implement the SEED block cipher algorithm into one chip is described. Each functional unit is designed with VHDL hardware description language and synthesis tools. The designed hardware receives a 128-bit block of plain text input and a 128-bit key, and generates a 128-bit cipher block after 16-round operations after 8 clocks. The encryption time is within 20 nsec.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10a
• /
• pp.886-888
• /
• 2003

본 논문에서는 한국 정보보호진흥원에서 개발한 128 비트 블록 암호 알고리즘인 SEED를 VHDL로 설계하였으며, FPGA의 구현으로 성능 분석을 하였다. 암호화 과정에서의 라운드 키 생성과정을 복호화 과정에서도 동일하게 적용한 수 있게 설계하여 처리속도를 향상시켰고 라운드키 생성과정과 F 함수에서 사용되는 5개의 G함수를 하나의 G함수로 공유하여 게이트 수를 감소시켰다. Xilinx사의 Virtex XCV300 FPGA에 구현하였으며 합성결과 게이트 수는 10,610 개이고 최대 40MHz에서 동작살털 35.7Mbps로 암호화를 수행 할 수 있다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.25 no.9B
• /
• pp.1609-1617
• /
• 2000

In this paper a design of cryptographic coprocessor which implements SEED algorithm is described. To satisfy trade-off between area and speed, the coprocessor has structure in which 1 round operation is divided into three subrounds and then subround is executed for one clock. To improve clock frequency online precomputation scheme for round key is used. To apply the coprocessor to various applications, four operating modes such as ECB, CBC, CFB, and OFB are supported. Also to eliminate performance degradation due to data input and data output time between host computer and coprocesor, background input/output method is used. The cryptographic coprocessor is designed using $0.25{\mu}{\textrm}{m}$ CMOS technology and consists of about 29,300 gates. Its peak performance is about 237 Mbps encryption or decryption rate under 100 Mhz clock frequncy and ECB mode.