• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 G
• /
• pp.3181-3183
• /
• 1999

A CMOS two-stage oscillator applicable to requiring in- and quadrature-phase components such as RF and data retiming applications are presented using phase-look-ahead technique. This paper clearly describes the operation principle of the presented two-stage oscillator and the principle can be also applicable to the high speed high speed divide-by-two is usually used for prescaler of the frequency synthesizer. Also, the sucessful oscillation of the proposed oscillator using PLA is confirmed through the experiment. The test vehicle is designed using 0.8 ${\mu}m$ N-well CMOS process and it has a maximum 914MHz oscillation showing -75dBclHz phase noise at 100kHz offset with single 2V supply.

• 조명전기설비학회논문지
• /
• 제24권4호
• /
• pp.1-9
• /
• 2010

LED구동회로및 제어회로를 개발하였다. 개발된 LED구동회로는 새로운 PWM회로를 가지고 있으며 LED열의 디밍, 전류 및 온도제어 및 통신 기능을 할 수 있다. 개발된 PWM회로는 기본적인 디지털 논리소자를 사용하여 만들어 질 수 있는 두 개의 링 발진기와 한 개의 카운터로 구성되어 있다. 부가적으로 이 회로는 온-오프 제어 모드, 비상모드, 전력절감모드를 가지고 있으며 직열통신을 이용해서 제어된다. 설계 된 PWM 발생기와 제어회로는 마그나칩/하이닉스의 디지털 공정을 이용하여 제작되었다. 제작된 칩은 LED구동장치와 제어기 보드에 장착되어 테스트 되었으며 성공적으로 동작하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권1호
• /
• pp.99-106
• /
• 2012

For CMOS technology of 65 nm and beyond, the gate leakage current can not be negligible anymore. In this paper, the impact of the gate leakage current in ring voltage-controlled oscillator (VCO) on phase-locked loop (PLL) is analyzed and modeled. A voltage -to-voltage (V-to-V) circuit is proposed to reduce the voltage ripple on $V_{ctrl}$ induced by the gate leakage current. The side effects induced by the V-to-V circuit are described and optimized either. The PLL design is based on a standard 65 nm CMOS technology with a 1.8 V power supply. Simulation results show that 97 % ripple voltage is smoothed at 216 MHz output frequency. The RMS and peak-to-peak jitter are 3 ps and 14.8 ps, respectively.

• 한국전자파학회논문지
• /
• 제26권5호
• /
• pp.492-498
• /
• 2015

회로 구성 요소의 집적도가 꾸준히 증가하는 경박단소화 추세에 따라, 회로와 각종 전자 시스템들의 전자파 내성(EMS: Electromagnetic Susceptibility) 문제가 대두되고 있다. 그 중에서도 VCO(Voltage Controlled Oscillator)는 RF 시스템에서 중요한 역할을 하는 만큼, 해당 회로의 전자파 내성에 대한 연구를 필요로 하는 실정이다. 따라서 본 논문에서는 전기적 발진기에서 발생하는 위상 잡음을 선형시불변(LTV: Linear Time Variant) 시스템으로 해석하는 위상 잡음 이론을 적용하여, 1.2 GHz 의 기준 발진 주파수를 갖는 링 VCO와 LC VCO에 대해 전원 전압에 가해진 잡음에 따른 전자파 내성을 분석하였다. 시간 영역 시뮬레이션 결과로, 위상잡음 특성을 나타내는 지표가 되는 임펄스 강도를 추출하는 알고리즘을 구현하였다. 전원 잡음이 존재하지 않는 경우에는 두 VCO에서 발생하는 지터의 크기가 2.1 ps로써 비슷하였으나, 다양한 전원 잡음이 인가됨에 큰 차이를 보이며, LC VCO의 EMS 특성이 링 VCO에 비해 우수한 것을 임펄스 감도 함수와 eye-diagram을 통해 확인하였다.

• Journal of information and communication convergence engineering
• /
• 제8권4호
• /
• pp.365-369
• /
• 2010

In this paper, a novel notch resonator is proposed based on Rectangular Split Ring Resonator (RRSS) element. We represented the electrical characteristics for R-SRR elements coupled with microstrip line, and measured result is compared with electromagnetic simulation (HFSS) result. We also solved equivalent circuit for R-SRR element, and also discussed influences of change structural parameters of R-SRR. The size of R-SRR is the most important parameters for frequency tuning. Also we can make tunable resonator form the basic structure. This novel resonator can apply to design of tunable bandpass filter and voltage control oscillator.

• 한국전자파학회논문지
• /
• 제21권2호
• /
• pp.202-207
• /
• 2010

본 논문에서는 개방 루프 형태를 지닌 다중 분할 링 공진기를 이용하여 0.13 um CMOS 공정에서 전압 제어 발진기의 설계 및 제작을 통해 위상 잡음 특성을 개선하였다. CMOS LC 공진기를 이용한 기존의 전압 제어 발진기와 비교했을 때, 본 논문에서 제안한 CMOS 전압 제어 발진기의 보다 큰 결합 계수를 통하여 Q-factor의 향상을 얻을 수 있었고, 이로 인해 전압 제어 발진기의 위상 잡음의 특성을 개선할 수 있었다. 개방 루프 다중 분할 링 공진기를 이용하여 제안된 전압 제어 발진기의 위상 잡음은 1 MHz 오프셋에서 -99.67 dBc/Hz의 특성을 나타내었다. 기존의 CMOS LC 전압 제어 발진기에 비해 약 7 dB의 위상 잡음 개선 특성을 얻을 수 있었고, 발진 주파수는 24 GHz이며, 0.13 um CMOS 공정을 통해 $0.7\;mm{\times}0.9\;mm$의 크기를 가지고 있다.

• 한국전자파학회논문지
• /
• 제22권5호
• /
• pp.522-527
• /
• 2011

본 논문에서는 54 GHz 대역의 위상 고정 루프에서 사용되기 위한 Ring 발진기를 이용한 3 분주 주입 동기 주파수 분주기(Injection-Locked Frequency Divider: ILFD)를 0.13-${\mu}M$ Si RFCMOS 공정을 이용하여 설계, 제작한 결과를 보인다. 1.8 V의 공급 전압에 대해서 buffer단을 포함하여 70 mW의 전력을 소비하며, 입력 신호가 없을 때 0~1.8 V의 varactor 조정 전압 범위에 대하여 18.92~19.31 GHz에서 자유 발진(free-running oscillation)을 하였다. 0 dBm의 입력 전력에 대해서 1.02 GHz(54.82~55.84 GHz)의 동기 범위(locking range)를 가지며 varactor 조정(0~1.8 V)을 포함한 동작 범위(operating range)는 약 2.4 GHz(54.82~57.17 GHz)를 보였다. 제작된 회로의 크기는 측정 pad를 포함하여 0.42 mm${\times}$0.6 mm이며, pad를 제외한 실제 동작 영역의 크기는 0.099 mm${\times}$0.056 mm이다.

• 전자공학회논문지B
• /
• 제33B권12호
• /
• pp.24-30
• /
• 1996

In this paper, we designed a new type of high frequency on-chip voltage controlled oscillator (VCO) using GaAs MESFET, and their performances were comapred with those of the conventional VCO. Each VCO was designed with three-to-five ring oscillator and inverter, buffer and NOR gate were implemented by GaAs source coupled FET logic, which has better speed and noise performance compared to other GaAs MESFET logic. SPICE simulation showed that the gain of conventional and our new VCO was 1.24[GHz/V], 0.54[GHz/V], respectively. The frquency tuning range were 2.31 to 3.55 [GHz] for conventional VCO and 2.47 to 3.01[GHz] for our new design. This shows that the factor of two gain reductin was achieved without too much sacrifice in the oscillation frequency. For our new VCO, the average temperature index was -2[MHz/.deg. C] in the range of -20~85[.deg. C] the power supply noise index was 5[MHz/%] for 5.3[V].+-.10[%] and total power consumption was 60.58[mW].

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.267-269
• /
• 2007

PLL(Phase Locked Loop) are widely used circuit technique in modern electronic systems. In this paper, We propose the low voltage and high speed PLL. We design the PFD(Phase Frequency Detector) by using TSPC (True Single Phase Clock) circuit to improve the performance and solve the dead-zone problem. We use CP(Charge Pump} and LP(Loop filter) for Negative feedback and current reusing in order to solve current mismatch and switch mismatch problem. The VCO(Voltage controlled Oscillator) with 5-stage differential ring oscillator is used to exact output frequency. The divider is implemented by using D-type flip flops asynchronous dividing. The frequency divider has a constant division ratio 32. The frequency range of VCO has from 200MHz to 1.1GHz and have 1.7GHz/v of voltage gain. The proposed PLL is designed by using 0.18um CMOS processor with 1.8V supply voltage. Oscillator's input frequency is 25MHz, VCO output frequency is 800MHz and lock time is 5us. It is evaluated by using cadence spectra RF tools.

• Journal of Advanced Marine Engineering and Technology
• /
• 제20권4호
• /
• pp.50-58
• /
• 1996

The torsional vibration of the propulsion shafting system equipped with viscous damper is investigated. The equivalent system is modeled by a two mass softening system with Duffing's oscillator and the vibratory motion is described by non-linear differential equations of second order. The damper casing is fixed at the front-end of crankshaft and the damper's inertia ring floats in viscous silicon fluid inside of the camper casing. The excitation frenquency is proportional to the rotational speed of engine. The steady state response of the equivalent system is analyzed by the computer and for this analyzing, the harmonic balance method is adopted as a non-linear vibration analysis technique. Frequency response curves are obtained for 1st order resonance only. Jump phenomena are explained. The discriminant for the solutions of the steady state response is derived. Both theoretical and measured results of the propulsion shafting system are compared with and evaluated. As a result of comparisions with both data, it was confirmed that Duffing's oscillator can be used in the modeling of the propulsion shafting system attached with viscous damper with non-linear stiffness.