• JSTS:Journal of Semiconductor Technology and Science
• /
• 제7권4호
• /
• pp.281-286
• /
• 2007

In this paper, sub-circuits for 24 GHz phase locked 100ps(PLLs) using $0.5{\mu}m$ SiGe HBT are presented. They are 24 Ghz voltage controlled oscillator(VCO), 24 GHz to 12 GHz regenerative frequency divider(RFD) and 12 GHz to 1.5 GHz static frequency divider. $0.5{\mu}m$ SiGe HBT technology, which offers transistors with 90 GHz fMAX and 3 aluminum metal layers, is employed. The 24 GHz VCO employed series feedback topology for high frequency operation and showed -1.8 to -3.8 dBm output power within tuning range from 23.2 GHz to 26 GHz. The 24 GHz to 12 GHz RFD, based on Gilbert cell mixer, showed 1.2 GHz bandwidth around 24 GHz under 2 dBm input and consumes 44 mA from 3 V power supply including I/O buffers for measurement. ECL based static divider operated up to 12.5 GHz while generating divide by 8 output frequency. The static divider drains 22 mA from 3 V power supply.

• 한국전자파학회논문지
• /
• 제20권10호
• /
• pp.1107-1113
• /
• 2009

본 논문에서는 K-Band에서 동작하는 1/2 주파수 분배기를 130 nm CMOS 공정을 이용하여 설계하고 제작한 결과를 보인다. 피드백 방식의 밀러 주파수 분배기는 20~25 GHz에서 동작하며 바이어스 전압 1.2 V에서 7.2 mW의 전력을 소모하고 코어 회로의 레이아웃 크기는 $315{\times}246\;um^2$이다. 밀러 주파수 분배기의 출력 신호를 2분 주시키기 위한 CML(Current Mode Logic) 주파수 분배기는 8.5~13 GHz에서 동작하며 5.7 mW의 전력을 소모하고, 코어 회로의 레이아웃 크기는 $91{\times}98\;um^2$이다. 또한 두 주파수 분배기를 결합하여 20~25 GHz의 입력 신호가 4분주되어 출력됨을 확인하였다.