• 제목/요약/키워드: Reconfigurable system

검색결과 238건 처리시간 0.035초

교차형 스터브-슬롯 섭동 구조를 이용한 원형 편파 재구성 마이크로스트립 안테나 (A Reconfigurable Circularly Polarized Microstrip Antenna Based on Alternating Stub-Slot Perturbation)

  • 이동효;임은숙;김일웅;양형모;안상일;표성민
    • 한국위성정보통신학회논문지
    • /
    • 제10권3호
    • /
    • pp.121-126
    • /
    • 2015
  • 본 논문에서는 원형 편파 다이버시티를 구현하기 위하여 교차형 섭동 구조에 기반을 둔 새로운 원형 편파 재구성 마이크로스트립 안테나를 제안하였다. 제안한 안테나는 우회전 원형 편파와 좌회전 원형 편파를 동시에 구현하기 위하여 링 구조 방사체와 원형 편파의 방향을 선택하기 위한 두 개의 PIN 다이오드로 구성되었다. 방사체의 대각선 한 모서리에 슬롯 섭동과 스터브 섭동을 다이오드의 ON/OFF 상태를 조절함으로써, 제안한 안테나의 재구성 원형 편파는 잘 동작되고 또한 교차할 수 있었다. 또한 위성 통신 시스템 동작을 위하여 2.4 GHz의 S 대역에서 제안한 안테나는 이론적으로 분석하였고, 실험적으로 검증하였다. 제작된 안테나의 모의실험과 측정실험결과는 반사계수, 축비, 안테나 이득, 및 방사패턴에서 잘 일치함을 확인하였다.

멤리스터-CMOS 기반의 재구성 가능한 곱셈기 구조 (A Reconfigurable Multiplier Architecture Based on Memristor-CMOS Technology)

  • 박병석;이상진;장영조;캄란 에쉬라기안;조경록
    • 전자공학회논문지
    • /
    • 제51권10호
    • /
    • pp.64-71
    • /
    • 2014
  • 곱셈기는 멀티미디어 통신 시스템과 같이 다양한 신호처리 알고리즘을 갖는 복잡한 연산을 수행한다. 곱셈기는 상대적으로 큰 전달 지연시간, 높은 전력 소모, 큰 면적을 갖는다. 이 논문은 멤리스터-CMOS 기반의 재구성 가능한 곱셈기를 제안하여 곱셈기 회로의 면적을 줄이고 다양한 응용프로그램에 최적화 된 비트폭을 제공한다. 멤리스터-CMOS 기반의 재구성 가능한 곱셈기의 성능은 1.8 V 공급전압에서 멤리스터 SPICE 모델과 180 nm CMOS 공정으로 검증했다. 검증 결과 제안한 멤리스터-CMOS 기반의 재구성 가능한 곱셈기는 종래의 것과 비교시 면적, 지연시간, 전력소모가 각각 61%, 38%, 28% 개선되었고, twin-precision 곱셈기와 면적 비교에서도 22% 개선되었다.

재구성 가능한 가변 포인트 IFFT/FFT 프로세서 설계에 관한 연구 (A Study on the variable points IFFT/FFT processor)

  • 최원철;전형구;이현;오현서
    • 대한전자공학회논문지TC
    • /
    • 제41권12호
    • /
    • pp.61-68
    • /
    • 2004
  • 무선 이동 통신은 고속의 이동성과 고속의 데이터 전송 능력을 요구하고 있다. 이러한 요구사항을 만족하기 위하여 물리계층에서 사용하는 모뎀 방식은 OFDM(Orthogonal Frequency Division Multiplex) 방식을 주로 사용한다. 앞으로 상용화되는 고속 무선 통신 방식에서 모뎀은 주로 IEEE 802.(11a, l6e, 등) 계열이 사용될 것이며, 물리레벨의 접속 방식에 구애받지 않는 가변적일 것을 요구하고 있다. 따라서 한 개의 모델에서 여러 가지 IEEE 802.(11a, 16e, 등) 계열 변조 및 복조 기능을 만족시키려면 다양한 크기의 IFFT(Inverse Fast Fourier Transform)/FFT(Fast Fourier Transform)를 수용할 수 있는 가변 포인트 IFFT/FFT 구조여야 한다. 본 논문에서는 재구성 가능한 IFFT/FFT 프로세서 설계 방법을 기술한다. 이 방법을 이용하면 재구성 가능한 모뎀을 실현할 수 있고 하나의 모뎀에서 서로 다른 OFDM 모뎀을 손쉽게 통합 할 수 있다.

실시간 스테레오 비젼 시스템을 위한 SAD 정합연산기 설계 (Development of a SAD Correlater for Real-time Stereo Vision)

  • 이정수;양승구;김준성
    • 전자공학회논문지CI
    • /
    • 제45권1호
    • /
    • pp.55-61
    • /
    • 2008
  • 실시간 삼차원 영상은 충돌 방지를 위한 수동 시스템을 포함하는 다양한 응용 분야에 활용될 수 있으며, 기존 능동 시스템에 대한 훌륭한 대안으로서 잡음이 많은 복잡한 환경에서 외부의 영향을 최소화 할 수 있는 장점이 있다. 본 논문에서는 하드웨어 자원 사용량에 주목하여 실시간 삼차원 영상을 위한 스테레오 비전 시스템의 최적화에 관한 연구를 진행하였다. SAD 알고리즘은 규칙적인 구조, 선형적인 데이터 흐름과 풍부한 병렬성을 가지므로 재구성 가능한 하드웨어에서 구현하기 위한 좋은 조건을 가지고 있다. HDL을 이용하여 SAD 정합연산기를 설계하고 하드웨어 자원 사용량과 성능을 확인하기 위해서 Xilinx를 사용하여 합성하였다. 실험을 통하여, 초당 30프레임을 실시간으로 처리할 수 있는 충분한 처리 속도를 가지고 있으며, 적은 자원은 사용하면서 높은 정합율을 보이는 SAD 정합연산기를 설계하였음을 확인하였다.

재구성가능생산시스템 환경에서 긴급 재고 보충 및 처리 대안으로써 e-MarketPlace를 고려한 최적 생산-재고관리정책 (Optimal Production-Inventory Control Policy with an e-MarketPlace as an Emergent Replenishment/Disposal Mode in Reconfigurable Manufacturing System)

  • 장일환;이철웅
    • 한국컴퓨터정보학회논문지
    • /
    • 제12권5호
    • /
    • pp.273-284
    • /
    • 2007
  • 본 논문은 재구성가능생산시스템 환경에서 e-MarketPlace를 통한 거래상황을 도입한 주기적 검토 재고모형을 연구한다. 의사결정권자는 고객의 확률적 수요를 만족시키기 위해서 생산용량/생산량을 확장/축소하거나 e-Marketplace를 통해 긴급으로 재고를 보충/처리한다. e-MarketPlace로부터의 거래 시 재고의 보충/처리에 걸리는 리드타임은 시스템의 생산리드타임보다 짧지만, 단위거래비용(구매/판매비용)은 생산용량/생산량을 한 단위 확장/축소하는 비용보다 높기 때문에 각 대안들의 비용-리드타임간의 trade-off가 고려된다. 추가적으로 e-MarketPlace로부터 재고를 보충하거나 생산용량을 확장하는 경우 그 수량에 따른 규모의 경제를 고려하기 위해 고정 비용이 포함된다. 우리는 제안되는 모형의 최적 정책형태를 규정하기 위해 동적계획모형과 K-convexity 기법을 적용하고, base stock policy와 (s,S) type policy의 조합으로 구성된 최적 생산-재고관리 정책을 제시한다.

  • PDF

재구성형 시스템을 위한 하드웨어/소프트웨어 분할 기법 (Hardware/Software Partitioning Methodology for Reconfigurable System)

  • 김준용;안성용;이정아
    • 정보처리학회논문지A
    • /
    • 제11A권5호
    • /
    • pp.303-312
    • /
    • 2004
  • 본 논문에서는 재구성 가능한 시스템에서 Y-chart 설계공간 탐색 기법을 응용하여 하드웨어 소프트웨어 분할문제를 해결하기 위한 방법론을 제시하고 이 방법에 기초하여 성능분석 도구를 개발하였다. 이 방법론은 어플리케이션모델의 각 Task들로부터 범용프로세서나 FPGA와 같은 하드웨어 요소들로의 사상의 경우들을 생성하고 각각의 사상의 경우에 대한 시뮬레이션을 수행하여 시스템의 성능을 평가한다. 시뮬레이션 결과로 산출된 처리율에 기초하여 가장 좋은 성능을 산출하여 사상의 경우를 선택할 수 있다. 본문에서는 또한 시뮬레이션 속도를 향상시키기 위하여 작업량과 병렬성과의 관계에 기초하여 사상집합의 크기를 줄이는 휴리스틱 알고리즘을 제안한다. 제안된 사상집합 축소 휴리스틱을 적용한 시뮬레이션 결과 사상집합의 크기를 80%가량 줄일 수 있었다.

Resource allocation for Millimeter Wave mMIMO-NOMA System with IRS

  • Bing Ning;Shuang Li;Xinli Wu;Wanming Hao
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제18권7호
    • /
    • pp.2047-2066
    • /
    • 2024
  • In order to improve the coverage and achieve massive spectrum access, non-orthogonal multiple access (NOMA) technology is applied in millimeter wave massive multiple-input multiple-output (mMIMO) communication network. However, the power assumption of active sensors greatly limits its wide applications. Recently, Intelligent Reconfigurable Surface (IRS) technology has received wide attention due to its ability to reduce power consumption and achieve passive transmission. In this paper, spectral efficiency maximum problem in the millimeter wave mMIMO-NOMA system with IRS is considered. The sparse RF chain antenna structure is designed at the base station based on continuous phase modulation. Furthermore, a joint optimization problem for power allocation, power splitting, analog precoding and IRS reconfigurable matrices are constructed, which aim to achieve the maximum spectral efficiency of the system under the constraints of user's quality of service, minimum energy harvesting and total transmit power. A three-stage iterative algorithm is proposed to solve the above mentioned non-convex optimization problems. We obtain the local optimal solution by fixing some optimization parameters firstly, then introduce the relaxation variables to realize the global optimal solution. Simulation results show that the spectral efficiency of the proposed scheme is superior compared to the conventional system with phase shifter modulation. It is also demonstrated that IRS can effectively assist mmWave communication and improve the system spectral efficiency.

진화하드웨어 구현을 위한 유전알고리즘 설계 (Hardware Implementation of Genetic Algorithm for Evolvable Hardware)

  • 동성수;이종호
    • 전자공학회논문지 IE
    • /
    • 제45권4호
    • /
    • pp.27-32
    • /
    • 2008
  • 본 논문은 진화 하드웨어 시스템에 적용하기 위해서 유전알고리즘을 하드웨어 기술언어를 사용하여 구현하였다. 진화 하드웨어는 응용에 따라 동작되어지는 환경에 적응하여 동적이면서 자동적으로 자기의 구조를 바꿀 수 있는 능력을 가진 하드웨어를 의미한다. 따라서 정확한 하드웨어 사양이 주어지지 않는 응용에 있어서도 동작을 수행할 수 됐다. 진화 하드웨어는 재구성 가능한 하드웨어 부분과 유전알고리즘과 같은 진화 연산을 하는 부분으로 구성되어 있다. 유전알고리즘을 소프트웨어로 구현하는 것 보다 실시간 응용 부분 등에 있어서 하드웨어로 유전알고리즘을 구현하는 것이 유리하다. 하드웨어로 처리하는 것이 병렬성, 파이프라인 처리, 그리고 함수 사용 부분 등에 있어 소프트웨어의 단점을 보완하여 속도 면에서 이득이 있기 때문이다. 논문에서는 진화 하드웨어를 임베디드 시스템으로 구현하기 위하여 유전알고리즘을 하드웨어로 구현하였고, 몇 가지 예제에 대하여 검증을 수행하였다.