• 제목/요약/키워드: Receiver front-end

검색결과 132건 처리시간 0.04초

Dynamic Range를 고려한 K-band Front-End Module 설계 (Design Considerations of K-band Front-End Module for Dynamic Range)

  • 한건희;장연길;이영철
    • 한국전자통신학회논문지
    • /
    • 제7권1호
    • /
    • pp.15-20
    • /
    • 2012
  • 본 논문에서는 디지털 마이크로파 통신 시스템 수신기의 동작범위(Dynamic Range) 향상을 위한 설계 방법을 K-band FEM(Front-End Module)에 적용하여 설계 및 분석하였다. 동작범위를 광범위하게 설계하기 위해 저 잡음 증폭기(LNA)의 잡음지수를 최소화하여 증폭된 입력신호 레벨을 최소화하는 방법을 제안하였으며, 주파수 변환은 높은 선택도(Q)와 안정도가 높은 위상고정 유전체 발진기(PL-DRO) 및 변환이득을 가지는 능동믹서로 구성하였다. 각각의 모듈을 집적화하여 측정한 결과 약 54dB의 변환이득(CG)과 1.3dB의 전제 잡음지수(NF)를 나타내었다.

A Differential Voltage-controlled Oscillator as a Single-balanced Mixer

  • Oh, Nam-Jin
    • International journal of advanced smart convergence
    • /
    • 제10권1호
    • /
    • pp.12-23
    • /
    • 2021
  • This paper proposes a low power radio frequency receiver front-end where, in a single stage, single-balanced mixer and voltage-controlled oscillator are stacked on top of low noise amplifier and re-use the dc current to reduce the power consumption. In the proposed topology, the voltage-controlled oscillator itself plays the dual role of oscillator and mixer by exploiting a series inductor-capacitor network. Using a 65 nm complementary metal oxide semiconductor technology, the proposed radio frequency front-end is designed and simulated. Oscillating at around 2.4 GHz frequency band, the voltage-controlled oscillator of the proposed radio frequency front-end achieves the phase noise of -72 dBc/Hz, -93 dBc/Hz, and -113 dBc/Hz at 10KHz, 100KHz, and 1 MHz offset frequency, respectively. The simulated voltage conversion gain is about 25 dB. The double-side band noise figure is -14.2 dB, -8.8 dB, and -7.3 dB at 100 KHz, 1 MHz and 10 MHz offset. The radio frequency front-end consumes only 96 ㎼ dc power from a 1-V supply.

Robustness Examination of Tracking Performance in the Presence of Ionospheric Scintillation Using Software GPS/SBAS Receiver

  • Kondo, Shun-Ichiro;Kubo, Nobuaki;Yasuda, Akio
    • 한국항해항만학회:학술대회논문집
    • /
    • 한국항해항만학회 2006년도 International Symposium on GPS/GNSS Vol.2
    • /
    • pp.235-240
    • /
    • 2006
  • Ionospheric scintillation induces a rapid change in the amplitude and phase of radio wave signals. This is due to irregularities of electron density in the F-region of the ionosphere. It reduces the accuracy of both pseudorange and carrier phase measurements in GPS/satellite based Augmentation system (SBAS) receivers, and can cause loss of lock on the satellite signal. Scintillation is not as strong at mid-latitude regions such that positioning is not affected as much. Severe effects of scintillation occur mainly in a band approximately 20 degrees on either side of the magnetic equator and sometimes in the polar and auroral regions. Most scintillation occurs for a few hours after sunset during the peak years of the solar cycle. This paper focuses on estimation of the effects of ionospheric scintillation on GPS and SBAS signals using a software receiver. Software receivers have the advantage of flexibility over conventional receivers in examining performance. PC based receivers are especially effective in studying errors such as multipath and ionospheric scintillation. This is because it is possible to analyze IF signal data stored in host PC by the various processing algorithms. A L1 C/A software GPS receiver was developed consisting of a RF front-end module and a signal processing program on the PC. The RF front-end module consists of a down converter and a general purpose device for acquiring data. The signal processing program written in MATLAB implements signal acquisition, tracking, and pseudorange measurements. The receiver achieves standalone positioning with accuracy between 5 and 10 meters in 2drms. Typical phase locked loop (PLL) designs of GPS/SBAS receivers enable them to handle moderate amounts of scintillation. So the effects of ionospheric scintillation was estimated on the performance of GPS L1 C/A and SBAS receivers in terms of degradation of PLL accuracy considering the effect of various noise sources such as thermal noise jitter, ionospheric phase jitter and dynamic stress error.

  • PDF

IEEE 802.16e OFDMA-TDD 시스템 Digital Front End의 Fixed-point 설계 최적화 (Optimization of Fixed-point Design on the Digital Front End in IEEE 802.16e OFDMA-TDD System)

  • 강승원;선태형;장경희;임인기;어익수
    • 한국통신학회논문지
    • /
    • 제31권7C호
    • /
    • pp.735-742
    • /
    • 2006
  • 본 논문에서는 IEEE 802.16e OFDMA(Orthogonal Frequency Division Multiplexing-FDMA) TDD(Time Division Duplexing) 시스템 단말 수신기의 입력 신호에 대하여 DC 오프셋 보상, 자동 주파수 조정, 자동 이득 조정을 수행하는 DFE(Digital Front End)의 동작 원리와 Fixed-point 설계 방법에 대하여 설명하고, DFE의 성능을 ITU-R M. 1225 Veh-A 60km/h 채널 환경에서 시뮬레이션 결과를 통해 분석한다. DFE의 Fixed-point 설계시, 시스템의 성능에 영향을 주지 않는 범위 내에서 연산을 통해 출력되는 bit의 크기를 줄임으로서때 H/W 동작의 복잡도를 줄이고, Acquisition time과 안정도 간의 Trade-off를 고려하여 Loop Filter를 설계함으로서 DFE 의 Fixed-point 설계를 최적화 한다.

5.25 GHz에서 넓은 이득 제어 범위를 갖는 저전력 가변 이득 프론트-엔드 설계 (Design of Variable Gain Receiver Front-end with Wide Gain Variable Range and Low Power Consumption for 5.25 GHz)

  • 안영빈;정지채
    • 전기전자학회논문지
    • /
    • 제14권4호
    • /
    • pp.257-262
    • /
    • 2010
  • 본 논문에서는 5.25 GHz에서 넓은 이득 제어범위를 갖는 저전력 가변 이득 프론트-엔드를 설계하였다. 넓은 이득 제어범위를 갖기 위해, 제안된 저잡음 증폭에서는 가변이득 증폭기의 소스에 p-타입 트랜지스터를 연결하였다. 이 방법을 통해 증폭기의 바이어스 전류와 소스 임피던스를 동시에 조절할 수 있었다. 따라서 제안된 저잡음 증폭기는 넓은 이득 제어범위를 갖는다. 믹서에서는 입력 트랜스컨덕턴스단으로 p-타입 트랜지스터를 사용한 폴디드 구조가 제안되었다. 이 구조에서 믹서는 작은 공급 전압에서 각 단에 필요한 만큼의 전류만 흘려주기 때문에 저전력에서도 작동을 할 수 있다. 제안된 프론트-엔드는 최대 33.2 dB의 이득과 17 dB의 넓은 이득 제어범위를 갖는다. 이 때, 잡음지수와 IIP3는 각각 4.8 dB, -8.5 dBm을 갖는다. 이러한 동작을 하는 동안, 제안된 회로는 최대 이득상태에서 7.1 mW, 최소 이득상태에서 2.6 mW의 적은 전력을 소비한다. 시뮬레이션 결과는 TSMC $0.18\;{\mu}m$ CMOS 공정에서 Cadence를 이용하여 얻어졌다.

THE DEVELOPMENT OF A LOW NOISE 230 GHZ SIS RECEIVER IN NAGOYA UNIVERSITY

  • XIAO K. C.;OGAWA H.;FUKUI Y.;SUZUKI H.
    • 천문학회지
    • /
    • 제29권spc1호
    • /
    • pp.413-414
    • /
    • 1996
  • A 230 GHz SIS tunnel junction receiver has been being developed for radio astronomy in Nagoya University. In this heterodyne receiver, we use a $\~$1/3 reduced hight rectangular waveguide SIS mixer with two tuning elements as front end. The mixer block with SIS junction was cooled to 4K with a closed cycle He-gas refrigerator. So far, a double sideband receiver noise temperature lower than l00K in 222-237 GHz is obtained. The receiver exhibits a best DSB noise temperature of 69K at 236 GHz as well as 228 GHz.

  • PDF

An Oscillator and a Mixer for 140-GHz Heterodyne Receiver Front-End based on SiGe HBT Technology

  • Yoon, Daekeun;Song, Kiryong;Kaynak, Mehmet;Tillack, Bernd;Rieh, Jae-Sung
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제15권1호
    • /
    • pp.29-34
    • /
    • 2015
  • This paper reports a couple of key circuit blocks developed for heterodyne receiver front-ends operating near 140 GHz based on SiGe HBT technology. Firstly, a 123-GHz oscillator was developed based on Colpitts topology, which showed -5 dBm output power and phase noise of -107.34 dBc/Hz at 10 MHz. DC power dissipation was 25.6 mW. Secondly, a 135 GHz mixer was developed based on a modified Gilbert Cell topology, which exhibited a peak conversion gain of 3.6 dB at 1 GHz IF at fixed LO frequency of 134 GHz. DC power dissipation was 3 mW, which mostly comes from the buffer.

L1/L2 이중-밴드 GPS 수신기용 RF 전단부 설계 (Design of the RF Front-end for L1/L2 Dual-Band GPS Receiver)

  • 김현덕;오태수;전재완;김성균;김병성
    • 한국전자파학회논문지
    • /
    • 제21권10호
    • /
    • pp.1169-1176
    • /
    • 2010
  • 본 논문에서는 L1/L2 이중-밴드 GPS(Global Positioning System) 수신기용 RF 전단부를 설계하였다. 수신기는 Low IF 구조이며, 인덕터를 사용하지 않는 광대역 저잡음 증폭기(Low Noise Amplifier: LNA)와 이미지 제거를 위하여 다상 여과기(poly-phase filter)를 포함하는 quadrature 하향 변환 주파수 혼합기(quadrature down-conversion mixer) 및 전류 모드 논리(Current Mode Logic: CML) 주파수 분배기로 구성되어 있다. 저잡음 증폭기와 이미지 제거 주파수 혼합기는 높은 이득과 헤드룸 문제를 해결하기 위하여 전류 블리딩 기술을 이용하였으며, 광대역 입력 정합을 구현하기 위하여 공통 드레인 피드백을 이용하였다. $0.18{\mu}m$ CMOS 공정을 이용해 제작된 RF 전단부는 L1 밴드에서 38 dB 그리고 L2 밴드에서 41 dB의 이득을 보이며, IIP3는 L1 밴드에서 -29 dBm, L2 밴드에서는 -33 dBm이다. 입력 정합은 50 MHz에서 3 GHz까지 -10 dB 이하를 만족하며, 잡음 지수(Noise Figure: NF)는 L1 밴드에서는 3.81dB, L2 밴드에서는 3.71 dB를 보인다. 이미지 주파수 제거율은 36.5 dB이다. 설계된 RF 전단부의 칩 사이즈는 $1.2{\times}1.35mm^2$이다.

H-대역(220~325 GHz) 주파수를 이용한 1.485 Gbps 비디오 신호 전송 송수신기 (H-Band(220~325 GHz) Transmitter and Receiver for an 1.485 Gbit/s Video Signal Transmission)

  • 정태진;이원희
    • 한국전자파학회논문지
    • /
    • 제22권3호
    • /
    • pp.345-353
    • /
    • 2011
  • H-대역(220~325 GHz)의 주파수 범위에서 동작하는 송신기와 수신기를 구현하였으며, 1.485 Gbps 비디오 신호 전송을 국내 최초로 시연하였다. H-대역의 RF front-end는 쇼트키 배리어 다이오드 기술을 이용한 서브 하모닉 믹서, 주파수 3배기, 대각선 혼 안테나로 구성하였다. 송신 및 수신 캐리어 주파수는 H-대역 중에서 246 GHz를 사용하여 구현하였고, 서브 하모닉 믹서의 LO 주파수는 각각 120 GHz, 126 GHz이다. 변조 방식은 ASK(Amplitude Shift Keying), IF 주파수는 5.94 GHz이며, 수신기는 헤테로다인 구조와 ZBD(Zero Bias Detector) 두 방식 모두를 이용하여 envelop 신호를 검출하는 방식이다. HD-SDI 형식을 갖는 1.485 Gbps 비디오 신호를 송신기 출력 20 ${\mu}W$에서 약 5 m까지 성공적으로 HDTV로 전송하였다.

정보처리 시스템용 3V CMOS 프로그래머블 이득 증폭기 설계 (Design of A 3V CMOS Programmable Gain Amplifier for the Information Signal Processing System)

  • 송제호;김환용
    • 한국멀티미디어학회논문지
    • /
    • 제5권6호
    • /
    • pp.753-758
    • /
    • 2002
  • 본 논문에서는 ADSL용 아날로그 Front- end의 수신단과 송신단에 활용하기 위한 저전압 특성의 3V CMOS 프로그램머블 증폭기(PGA)를 설계하였다. 설계된 수신단의 PGA는 1.1MHz로 연속시간 저역통과 필터와 연결하여 0db에서 30db까지 이득을 조정해주며, 송신단의 PGA는 138MHz의 저역필터와 연결하여 15db에서 0db까지의 이득을 조정할 수 있다. 모든 PGA의 이득은 디지털 로직과 메인 컨트롤러에 의해서 프로그램 될 수 있도록 설계하였다. 설계된 PGA는 $0.35\mu{m}$ COMS 파라미터를 이용하여 Hspice시뮬레이션으로 그 특성을 확인하였다.

  • PDF