• 대한전기학회논문지:시스템및제어부문D
• /
• 제54권8호
• /
• pp.475-481
• /
• 2005

In the existing ICT technique, the mounted electronic devices on the printed circuit board are tested whether the devices are good or not by comparing and measuring the value of the devices after separating the devices to be tested from around it based on the guarding method. But, in case that resistance, inductor and capacitor are configured as a parallel circuit on the circuit pattern, values for each device can not be measured because the total impedance value of the parallel circuit is measured. Accordingly, it is impossible to test whether the parallel circuit is good or not in case that the measured impedance value is within the tolerance error. Also, it is difficult to identify that which device among R, L and C of the parallel circuit is bad in case that the measured impedance value is out of the tolerance error. Accordingly, this paper proposes a test method which can enhance the quality and productivity by separating and measuring accurately R, L and C components from the RLC parallel circuits on the device-mounted printed circuit board. First, the RLC parallel circuit to be test is separated electrically from around it using three-terminal guarding technique. And then R, L and C values are computed based on the total impedance values and phase angles between voltage and current of the parallel circuit measured from two AC input signals with other frequency, Finally, the availability and accuracy of the proposed test method is verified by reviewing the simulation results.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 춘계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.183-185
• /
• 2002

This paper proposes the test method for the testing of a RLC parallel circuit on the electronic circuit board. This method utilizes a guarding circuit and a phase detection circuit. The guarding circuit separates electrically the tested device or circuit from printed circuit board. Phase detector estimates the phase difference from two signals, voltage and current. This method computes R. L and C value from phase difference($\theta$) and impedance value(Z) obtained by enforcing two other frequence stimulus under the guarding state.

• 한국전자파학회논문지
• /
• 제24권11호
• /
• pp.1098-1103
• /
• 2013

본 논문은 직렬 RLC 정합과 저항 궤환 회로를 이용하여 설계한 중심 주파수 8 GHz를 갖는 저잡음 증폭기를 제안한다. 제안하는 LNA는 입력 정합에 Degenerate inductor를 사용하여 $S_{21}$이 넓은 대역폭을 지니고 있고, 병렬로 구성된 회로를 직렬 공진 회로로 변환함으로써 입력 정합 회로를 등가회로로 축약하여 해석을 하였다. 저항 궤환 회로와 입력 RLC 정합이 모두 사용되어 제안하는 LNA는 최대 8.5 dB의 $S_{21}$(-3 dB 대역폭은 약 3.5 GHz), 잡음 지수로 5.9 dB, IIP3로는 1.6 dBm 값을 가지며, 1.2 V에서 7 mA를 소모한다.

• 전자공학회논문지C
• /
• 제36C권5호
• /
• pp.13-26
• /
• 1999

본 논문은 다양한 회로 연결선 모형 중에서 연결선 변수 및 동작 환경에 다라 최적 모형을 쉽게 선택할 수 있는 기준을 제시하고자 한다. 이를 위하여 먼저 연결선의 총 저항, 인덕턴스, 커패시턴스 값 및 신호의 동작주파수를 기반으로 정량적 모형화 오차 분석에 근거하여 인덕턴스의 영향을 고려하여 모형화해야 하는 RLC-class 모형 영역과 그럴 필요가 없는 RC-class모형 영역으로 분할하는 방법을 제시한다. 칩 내부 연결선의 대부분을 차지하는 RC-class 회로 모형은 모형 차수 축소 기법을 통하여 효율적으로 해석될 수 있다. RLC-class 회로 모형은 주어진 허용 모형화 오차 및 전기 변수에 따라 ILC(Iterative Ladder Circuit) 거시 모형, MC(Method of Characteristics)거시 모형 및 상태 기반 컨벌루션(comvolution) 방법 중에서 최적인 모형을 선정하게 된다. 본 논문은 SPICE류의 범용 회로 시뮬레이션 앨고리즘을 가정할 때, 세부 모형들의 시뮬레이션 비용을 감안하고서 최적 모형을 찾는 영역 구성도를 제시한다. 본 논문에서 제시하는 거시모형화 방법은 회로의 수동성을 유지하며, 따라서 무조건적 안정도를 보장할 수 있다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2000년도 제15차 학술회의논문집
• /
• pp.526-526
• /
• 2000

The present has a double objective. The first one is to compare and estimate sixteen continuous-time methods through the identificatiun of a system consisted with an RLC electrical circuit. These sixteen methods are classified into three groups that are the linear filters, the modulating functions and the integral methods. The second objective is to estimate directly the physical parameters of the RLC circuit, without resorting to a discrete-time model. The system is consisted of a coil with inductance L and resistance H, and of a capacitor with capacitance C. Having written the physical equations which describe the behavior of the system, the transfer function in where the initial conditions appear is given. These initial conditions should be taken into account during the parameter estimation phase, because they are inevitable within the framework of real signals. A physical interpretation of the identified models is tempted by the direct estimation of the physical parameters L and C. In conclusion, a classification of the studied methods is proposed.

• 한국전자파학회논문지
• /
• 제15권7호
• /
• pp.653-660
• /
• 2004

본 논문에서는 단락된 사각 디스크와 프로브 급전된 사각 스파이럴 형태의 스트립 선로를 전자기적으로 결합한 형태의 소형 모노폴 안테나를 제안하고, 집중소자를 이용하여 안테나의 등가모델을 제시하였다. 단락 된 사각 디스크는 캐패시턴스 성분을 가지는 모노폴로써 병렬 RLC 공진회로로 등가화 되며, 사각 스파이럴 스트립 선로 급전부는 인덕턴스 성분의 모노폴로써 직렬 RLC 공진회로로 등가화 된다. 그러므로 안테나는 병렬 공진회로의 공진과 직렬 공진회로의 공진이 결합하여 넓은 주파수 대역폭을 가지게 된다. 제안한 안테나는 0.075λ$_{0}$${\times}$0.075λ$_{0}$${\times}$0.075λ$_{0}$의 크기를 가지며, VSWR$\leq$2를 기준으로 2.038GHz의 중심주파수에서 16.5 %의 대역폭을 가진다.

• 대한전자공학회논문지SD
• /
• 제43권7호
• /
• pp.29-37
• /
• 2006

본 논문에서는 온칩 디커플링 커패시터에 의한 파워/그라운드 라인에서의 RLC 공진현상을 감소시키기 위한 해석적인 모델을 제시한다. 패키지 인덕턴스와 온칩 디커플링 커패시터 및 출력 드라이버로 인하여 형성되는 RLC 공진 회로의 공진주파수를 정확하게 예측하였다. 예측된 공진주파수를 이용하여 회로 동작에 필요한 적절한 디커플링 커패시터의 크기를 결정할 수 있다. 본 논문에서 제시한 공진현상을 감소시킬 수 있는 새로운 설계 방법의 타당성은 $0.18{\mu}m$ 공정 HSPICE 모텔을 사용한 시뮬레이션을 통하여 검증하였다.

• 전기학회논문지
• /
• 제57권6호
• /
• pp.1022-1025
• /
• 2008

This paper presents the generation of the high voltage squarewave pulse using distributed RLC circuit. The demonstrated test was performed with the distributed RLC circuit which consists of the resistance, the inductance and the capacitance. Pspice simulation was also conducted about the experiment circuit. The result of the experiment was in good agreement with the result of the simulation. Theoretical analysis of the initial peak value at the squraewave pulse was derived from the results of the experiment and simulation. Additionally, the characteristics of the time delay was analyzed about the spherical gap switch and the surface discharge gap switch, respectively. It is concluded that the surface discharge gap switch is better than the spherical gap switch to reduce the time delay.

• 조명전기설비학회논문지
• /
• 제20권6호
• /
• pp.81-86
• /
• 2006

회로 전송선 배선 시 신호선은 직선의 형태와 방향을 바꾸기 위한 구부러지는 형태를 가진다. 차동 신호선의 정확한 등가회로는 이러한 전송선 구조의 시 공간 영역에서의 신호적 특성과 인접 신호선들 간의 영향을 평가할 수 있게 해준다. 이를 위해 기존의 몇 몇 CAD Tool들이 등가 회로 모델과 그 파라미터 값들을 추출 해주기도 하지만, 이는 큰 연산량과 시간을 요구한다. 본 논문에서는 구부러진 차동 신호선의 등가회로를 모델링하기 위해 기본적 모델인 RLC-모델의 파라미터 값을 유전 알고리듬을 이용하여 추출하는 방법을 제시한다. 본 방법에 의해 더욱 빠르게 물리적 구조를 갖는 차동 신호선의 등가회로를 모델링 할 수 있다.

• 한국정밀공학회지
• /
• 제30권7호
• /
• pp.733-740
• /
• 2013

The high-velocity electromagnetic forming (EMF) process is based on the Lorentz force and the energy of the magnetic field. The advantages of EMF include improved formability, wrinkle reduction, and non-contact forming. In this study, numerical simulations were conducted to determine the practical parameters for the EMF process. A 2-D axis-symmetric electromagnetic model was used, based on a spiral-type forming coil. In the numerical simulation, an RLC circuit was coupled to the spiral coil to measure various design parameters, such as the system input current and the electromagnetic force. The simulation results show that even though the input peak current levels were at the same level in each case, the forming condition varied due to differences in the frequency of the input current. Thus, the electromagnetic forming force was affected by the input current frequency, which in turn, determined the magnitude of the current density and the magnetic flux density.