• Title/Summary/Keyword: RIE lag

Search Result 7, Processing Time 0.019 seconds

Experimental Study of Microscopic Etching Shapes in the RIE Processes of Tungsten Silicide Films Using $SF_6$ Plasma ($SF_6$플라즈마를 이용한 텅스템 실리사이등 식각공정에서의 미세 식각형성 특성에 관한 연구)

  • 이창덕;박상규
    • Journal of the Korean Vacuum Society
    • /
    • v.4 no.1
    • /
    • pp.91-103
    • /
    • 1995
  • SF6 플라즈마를 이용한 텅스템 실리사이드 식각공정에서 전력, 압력, 전극간 거리, 기판온도 등의 공정변수와 CI2 첨가 기체가 식각율, 이방성, RIE Lag 등의 식각특성에 미치는 영향을 살펴보았다. 입력 전력이 증가할수록 식각율이 증가하였고 RIE Lag는 감소하였다. 식각율은 150mtorr에서 최대가 되었는데 이는 이온과 반응성 라디칼의 공동작용효과가 가장 크게 나타나기 때문으로 생각된다. 또한 압력이 작아질수록 이온의 에너지가 증가하고 이온의 분산현상이 감소하여 RIE Lag이 감소되었다. 전극간 거리가 감소할수록 식각율은 증가하고 RIE Lag은 감소되었으나 이방성은 악화되는 것으로 나타났다. 기판 온도가 증가할수록 표면 반응이 활발해져 총 식각율은 증가하였으며 반응성 라디칼의 도랑 내부로의 확산이 용이하게 이루어져 RIE Lag가 감소하였으나 화학적 식각의 증가로 이방성은 악화되었다. 염소의 첨가량이 증가할수록 도랑 벽면에 보호막이 형성되어 식각율 및 RIE Lag은 감소하였으며 이방성은 향상되는 것으로 나타났다.

  • PDF

펄스 플라즈마를 이용한 라디칼 제어에 의한 실리콘 건식 식각시 RIE lag 개선에 관한 연구

  • Park, Wan-Jae;Hwang, Gi-Ung
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2012.02a
    • /
    • pp.285-285
    • /
    • 2012
  • 본 논문에서는 HBr, O2 gas를 사용하여 나노급 반도체 디바이스에 응용되는 실리콘 트렌치 패턴의 건식 식각시 중요한 인자중의 하나인 RIE (Reactive Ion Etching) Lag현상에 관하여 연구하였다. 실험에서 사용된 식각 장치는 유도 결합 플라즈마(Inductively Coupled Plasma) 식각 장치로써, Source Power및 기판에 인가되는 Bias power 모두 13.56 MHz로 구동되는 장치이며, Source Power와 Bias Power 각각에 펄스 플라즈마를 인가할 수 있도록 제작 되어있다. HBr과 O2 gas를 사용한 트렌치 식각 중 발생하는 식각 부산물인 SiO는 프로파일 제어에 중요한 역할을 함과 동시에, 표면 산화로 인해 Trench 폭을 작게 만들어 RIE lag를 심화시킨다. Br은 실리콘을 식각하는 중요한 라디칼이며, SiO는 실리콘과 O 라디칼의 반응으로부터 형성되는 식각 부산물이다. SiO가 많으면, 실리콘 표면의 산화가 많이 진행될 것을 예측할 수 있으며, 이에 따라 RIE lag도 나빠지게 된다. 본 실험에서는 Continuous Plasma와 Bias Power의 펄스, Source Power의 펄스를 각각 적용하고, 각각의 경우 Br과 SiO 라디칼의 농도를 Actinometrical OES (Optical Emission Spectroscopy) tool을 사용하여 비교하였다. 두 라디칼 모두 Continuous Plasma와 Bias Power 펄스에 의해서는 변화가 없는 반면, Source Power 펄스에 의해서만 변화를 보였다. Source Power 값이 증가함에 따라 Br/SiO 라디칼 비가 증가함을 알 수 있었고, 표면 산화가 적게 형성됨을 예측할 수 있다. 이 조건의 경우, Continuous Plasma대비 Source Power 펄스에 의하여 RIE lag가 30.9 %에서 12.8 %로 현격히 개선된 결과를 얻을 수 있었다. 또한, 식각된 실리콘의 XPS 분석 결과, Continuous Plasma대비 Source Power 펄스의 경우 표면 산화층이 적게 형성되었음을 확인할 수 있었다. 따라서, 본 논문에서는 식각 중 발생한 Br과 SiO 라디칼을 Source Power펄스에 의한 제어로 RIE lag를 개선할 수 있으며, 이러한 라디칼의 변화는 Actinometrical OES tool을 사용하여 검증할 수 있음을 보여준다.

  • PDF

Theoretical Study of microscopic Etching Shape Evolution in Plasma-Assisted Etching Processes (플라즈마 식각 공정에서의 미세구조 식각에 관한 이론적 연구)

  • 이창덕;박상규
    • Journal of the Korean Vacuum Society
    • /
    • v.3 no.1
    • /
    • pp.77-93
    • /
    • 1994
  • 플라즈마 식각 공정에서의 미세구조 식각 연구를 위하여 두종류의 미세식각 진전 모델을 제시하 였다. 모델 1에서는 Knudsen 확산 정도를 나타내는 Thiele 계수($\Phi$2) 의 변화와 마스크의 하전에 의한 이온의 회적이 식각 패턴에 미치는 영향을 고찰하였으며 모델 2에서는 이온의 충돌에 의한 분산 효과가 식각 패턴에 미치는 영향을 살펴보았다. 반응성 라디칼과 확산저항이 수직방향으로의 긱각깊이를 감소 시켜 RIE Lag를 일으키며 마스크의 하전에 의한 이온의 회절에 의하여 "dovetailing"형태의 식각 패턴 형성의 원인 이 됨을 알 수 있었다. 모델 2의 결과로부터 쉬스 지역에서의 이온의 분산이 심화될수록 "bowing" 형태의 식각패턴이 두드러졌으며 RIE Laggus상이 증가하는 것으로 나타났다.gus상이 증가하는 것으로 나타났다.

  • PDF

Patterning issues for the fabrication of sub-micron memory capacitors′ electrodes (초미세 메모리 커패시터의 전극형성을 위한 식각 기술)

  • 김현우
    • Proceedings of the Materials Research Society of Korea Conference
    • /
    • 2003.11a
    • /
    • pp.160-160
    • /
    • 2003
  • This paper describes some of the key issues associated with the patterning of metal electrodes of sub-micron (especially at the critical dimension (CD) of 0.15 $\mu\textrm{m}$) dynamic random access memory (DRAM) devices. Due to reactive ion etching (RIE) lag, the Pt etch rate decreased drastically below the CD of 0.20 $\mu\textrm{m}$ and thus the storage node electrode with the CD of 0.15 $\mu\textrm{m}$ could not be fabricated using the Pt electrodes. Accordingly, we have proposed novel techniques to surmount the above difficulties. The Ru electrode for the stack-type structure is introduced and alternative schemes based on the introduction of the concave-type structure using Pt or Ru as an electrode material are outlined.

  • PDF

The Development of Silylated Photoresist Etch Process by Enhanced- Inductively Coupled Plasma (Enhanced-Inductively Coupled Plasma (E-ICP)를 이용한 Silylated photoresist 식각공정개발)

  • 조수범;김진우;정재성;오범환;박세근;이종근
    • Journal of the Korean Institute of Electrical and Electronic Material Engineers
    • /
    • v.15 no.3
    • /
    • pp.227-232
    • /
    • 2002
  • The silylated photoresist etch process was tested by enhanced-ICP. The comparison of the two process results of micro pattern etching with $0.35\mu\textrm{m}$ CD by E-ICP and ICP reveals that I-ICP has bettor quality than ICP. The etch rate and the RIE lag effect was improved in E-ICP. Especially, the problem of the lateral etch was improved in E-ICP.

Removal of Aspect-Ratio-Dependent Etching by Low-Angle Forward Reflected Neutral-Beam Etching (Low-Angle Forward Reflected Neutral Beam Etching을 이용한 Aspect-Ratio-Dependent Etching 현상의 제거)

  • Min Kyung-Seok;Park Byoung-Jae;Yeom Geun-Young;Kim Sung-Jin;Lee Jae-Koo
    • Journal of the Korean Vacuum Society
    • /
    • v.15 no.4
    • /
    • pp.387-394
    • /
    • 2006
  • In this study, the effect of using a neutral beam formed by low-angle forward reflection of a reactive ion beam on aspect-ratio-dependent etching (ARDE) has been investigated. When a SF6 Inductively Coupled Plasma and $SF_6$ ion beam etching are used to etch poly-Si, ARDE is observed and the etching of poly-Si on $SiO_2$ shows a higher ARDE effect than the etching of poly-Si on Si. However, by using neutral beam etching with neutral beam directionality higher than 70 %, ARDE during poly-Si etching by $SF_6$ can be effectively removed, regardless of the sample conditions. The mechanism for the removal of ARDE via a directional neutral beam has been demonstrated through a computer simulation of different nanoscale features by using the two-dimensional XOOPIC code and the TRIM code.