• 마이크로전자및패키징학회지
• /
• 제7권1호
• /
• pp.13-18
• /
• 2000

금속기판 위에 결합된 저온 소성 세라믹(low temperature co-fired ceramics on metal, LTCC- M)은 소성 후에 x-, y- 방향으로의 수축을 1% 이하로 억제할 수 있어 수동 소자를 내장하는데 매우 유리하며, 금속 기판 전체를 접지로 사용함으로써 노이즈를 감소시킬 수 있다. 본 고에서는 내부 실장 수동 소자별 특성차에 대하여 소개하고, 이러한 내부 실장 소자를 이용하여 실제로 제작된 PAM(power amplifier module)을 소개하였다. 내장된 수동 소자는 테스트 패턴 상에서 10~20%의 변화값을 보였으며 실제 모듈에 적용하여도 목표치에 부합하는 소자 구성이 가능하였다. 수동 소자가 내부에 실장됨으로써 신호 처리 시간을 감소시킬 수 있고, 납점의 감소로 공정을 단순화시킬 수 있을 뿐만 아니라 신뢰성 또한 증가시킬 수 있으므로 향후 RF모듈 외에 파워 및 고기능 소자 등 다양한 분야에 응용이 가능할 것이다.

• 대한전자공학회논문지SD
• /
• 제38권8호
• /
• pp.13-19
• /
• 2001

분자선 결정 성장법을 이용하여 성장된 서로 다른 장벽층의 두께를 갖는 $Al_{0.3}Ga_{0.7}N$ heterojunction field effect transistors (HFETs) 를 제작하여 그 특성을 비교, 관찰하였다. $Al_{0.3}Ga_{0.7}N$층의 두께에 따른 특성의 비교로부터 최적의 2 차원 전자개스 (2 dimensional electron gas) 를 가질 수 있는 $Al_{0.3}Ga_{0.7}N$/GaN HFET 소자 구조를 얻을 수 있었다. $L_g=0.6$ ${\mu}m$ 와 $W_g=34\;{\mu}m$ $Al_{0.3}Ga_{0.7}N$/GaN (20 nm/2 mm) HFET에서 Imax ($V_{gs}=1\;V$) 와 $G_{m,maX}$는 각각 1.155 A/mm 및 250ms/${\mu}m$ 이었으며 $F_t=13$ GHz 와 $F_{max}=48$ GHz의 우수한 고주파 특성을 얻을 수 있었고 2 inch 기판상에서 제작된 소자들은 5% 이하의 매우 균일한 DC 특성을 나타내었다. 이와 더불어 게이트-드레인 간의 간격에 따른 소자의 특성을 관찰함으로서 소자의 항복전압과 고주파 특성과의 상관관계를 고찰하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.287-287
• /
• 2012

최근 투명 산화물 반도체(TOS: Transparent Oxide Semiconductor)중에 비정질 산화물 반도체(amorphous oxide semiconductor)를 이용한 트랜지스터 연구가 활발히 진행되고 있다. 비정질 산화물 반도체는 박막 트렌지스터 소자의 Active Layer으로 사용할 수 있다. 본 연구는 RF magnetron sputtering법으로 유리기판 위에 IGZO박막을 증착하였다. 박막 증착 조건은 초기 압력 $3.0{\times}10^{-6}$ Torr, 증착 압력 20 mTorr, 반응가스 Ar 50 sccm, RF power 30w, 증착 온도는 실온으로 고정하였으며, 공정변수로 증착 시간을 변화시키며 IGZO박막을 증착하였다. IGZO 타겟은 $In_2O_3$, $Ga_2O_3$, ZnO 분말을 각각 1:1:1 mol% 조성비로 혼합하여 소결한 타겟을 사용하였다. XRD 분석결과에 따라서 Bragg's 법칙을 만족하는 피크가 나타나지 않는 비정질 구조임을 확인할 수 있었다. 가시광 영역에서(450~700 nm) 모든 박막은 90% 이상 투과도를 나타내었다. 증착시간이 증가할수록 밴드갭이 감소하는 것을 확인하였다. 증착시간이 5분인 경우 캐리어 농도는 $2.2{\times}10^{19}$ $cm^{-3}$, 이동도는 7.5 $cm^2/V-s$, 비저항은 $3.8{\times}10^{-2}{\Omega}$-cm의 반도체 특성을 나타냈고, 박막 트렌지스터 소자의 Active Layer으로 사용할 수 있다.

• 한국전자파학회논문지
• /
• 제11권2호
• /
• pp.268-277
• /
• 2000

이동통선 서비스가 확장됨에 따라 인접 기지국간의 간섭이 증가하고 그에 따른 IMD(Intermodulation Distortion) 문제도 증가하여 Active IMD뿐만 아니라 Passive IMD(Passive Intermodulation Distortion)에 대한 문 제도 함께 부상하고 었다. 따라서 본 고에서는 대표적인 RF 소자 중 동축선에서의 PIMD의 발생기구의 분석을 위하여 다양한 도금 두께와 도금 재질을 갖는 어랩터를 설계 및 제작하였다. 제작된 어댐터 측정결과 1M 발생 수준이 도금 재질의 전도율, 소자의 구조, 도금 재질의 두께. Aging현상 등에 의존함을 확인하였으며, 도금 두께의 변화와 재질의 변화를 통해 PIMD 발생기구를 분석하였고, PIMD의 제어기술 방안을 검토하였다.

• 한국전자파학회논문지
• /
• 제13권8호
• /
• pp.748-753
• /
• 2002

본 논문은 저잡음 특성을 갖는 구조의 부성저항을 이용하여 공진부의 손실을 보상하는 새로운 구조의 공진회로를 제안하고 있다. 또한 여파기 설계시, noise해석을 통하여 최적의 noise 특성을 갖도록 능동 대역통과 여파기의 설계방법을 제시하고 있다. FET에 의해 만들어진 능동 커패시터는 부성저항과 커패시턴스 성분을 가지고 있으며, 부성저항에 의해 공진회로를 구성하는 인덕터 소자의 손실을 보상해 준다. 기존의 능동 여파기는 대개 높은 잡음지수를 가지는데 반하여 제안된 능동 여파기는 능동소자의 잡음특성을 최소화하는 구조로 설계되었다. 잡음지수를 최소화함으로서 RFIC나 MMIC와 같은 집적회로로서 수신단 Front-end설계에 응용할 수 있다. 제작된 2단 능동대역통과 여파기는 1.9 GHz 대역에서 설계되었으며, 측정된 삽입손실은 0 dB, 잡음지수는 2.6 dB, 그리고 OIP3는 8 dBm의 특성을 얻었다

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 춘계종합학술대회
• /
• pp.288-292
• /
• 2002

RF 회로에 적합한 새로운 형태의 on-chip ESD protection 방법을 제시하였다. RF 회로의 특성을 이용하여 DC blocking capacitor 앞에 short-circuited stub를 달아서 ESD 소자로 활용하였다. 특히 short-circuited stub를 매칭 회로의 일부로 사용하여 stub의 길이를 줄일 수 있다. 또한 short-circuited stub의 width와 metal의 성분으로 ESD threshold voltage를 쉽게 예측 가능하다. 기존의 ESD 방지 회로와 달리 RF 회로를 위한 ESD 방지 회로에서 문제시되던 기생 capacitance 성분에 대한 문제점을 해결 할 수 있었다.

• 대한전자공학회논문지TC
• /
• 제46권1호
• /
• pp.94-101
• /
• 2009

본 논문에서는 RF 집적회로 설계를 위한 $0.13{\mu}m$ RF CMOS용 인덕터 라이브러리를 개발하였다. 스케일러블 모델링을 위해 선폭, 회전수, 내경을 조절하여 다수의 인덕터 패턴을 제작하고, 정확한 패드 효과 보상을 위해 급전 구조를 최적화하였다. 제작된 패턴의 S-파라미터 측정 데이터를 이용하여 각 소자별로 이중-$\pi$ 등가회로 소자값을 추출한 뒤 이 값들을 인덕터의 물리적 설계 변수의 함수로 표현하는 스케일러블 모델링을 수행하였다. 개발된 라이브러리는 표준(standard) 구조와 대칭(symmetric) 구조를 가지는 두 종류의 스케일러블 인덕터 모델을 제공하며, 모델 유효 주파수는 30GHz 또는 자기공진주파수까지이다. 표준구조 인덕터의 경우 $0.12{\sim}10.7nH$의 인덕턴스를, 대칭구조 인덕터의 경우는 $0.08{\sim}13.6nH$의 인덕턴스를 갖는다. 본 연구를 통해 최종적으로 10%이하의 오차를 가지는 RF CMOS용 인덕터 라이브러리를 완성하였다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2001년도 추계 기술심포지움
• /
• pp.124-128
• /
• 2001

We apply for the first time a low cost and loss wafer level packaging technology for RF-MEMS device. The proposed structure was simulated by finite element method (FEM) tool (HFSS of Ansoft). S-parameter measured of the package shows the return loss (S11) of 20dB and the insertion loss (S21) of 0.05dB.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2012년도 추계학술대회 논문집
• /
• pp.261-262
• /
• 2012

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.699-702
• /
• 2003

본 논문에서는 주파수 1∼7GHz 에서 게이트 바이어스가 □ 2.0 ∼ 2.0 V 일때 사용 가능한 축적형 버랙( accumulation mode varactor )의 RF 모델링 기법을 제안하였다. 기존의 모델링 기법은 가변 커패시터가 존재하는 부분에서 임피던스의 실수성분이 일정한 값을 가지는 것으로 모델링 하였으나 소자의 측정결과를 통하여 실수성분이 일정한 값이 아닌 주파수에 따라 변화하는 값임을 알았다. 이를 설명하기 위해서 기존의 모델링 기법에 커패시터와 저항을 하나씩 추가하여 새로운 모델을 구성하고 각각의 파라미터를 추출하였다.