• 대한임베디드공학회논문지
• /
• 제6권1호
• /
• pp.32-40
• /
• 2011

For a NAND booting based embedded system, an application program on the NAND flash memory is downloaded to the RAM when the system is booted. In this case, the application program exists in both the RAM and the NAND flash so the RAM usage is increased. In this paper, we suggested the demand paging technique for the decreasing of the RAM usage for OS-less NAND booting based embedded systems. As a result of a benchmark test, 40~80% of the code memory usage was reduced with below 5% of execution time delay.

• 대한산업공학회지
• /
• 제21권1호
• /
• pp.17-32
• /
• 1995

The objective of this study is to develop a general design and performance evaluation model for the system designers in the initial design phase of the integrated automatic manufacturing system based on the RAM(Reliability, Availability and Maintainability) and life cycle cost(LCC). The methodology proposed in this research includes the following two stages. First, a deterministic approach to the solution of optimal work station arrangement for the initial system configuration is considered under the assumption that the system availability is one(no failure and maintenance), and then a stochastic simulation model based on RAM and LCC is developed. Using the results of these two stage simulation, a system performance index(SPI) was developed for the performance evaluation of the proposed system. Also a computer program is developed.

• 한국경영과학회:학술대회논문집
• /
• 대한산업공학회/한국경영과학회 1994년도 춘계공동학술대회논문집; 창원대학교; 08월 09일 Apr. 1994
• /
• pp.143-143
• /
• 1994

• 전자공학회논문지B
• /
• 제31B권1호
• /
• pp.107-114
• /
• 1994

Hardware implementation of the on-chip learning artificial neural networks is important for real-time processing. A pRAM model is based on probabilistic firing of a biological neuron and can be implemented in the VLSI circuit with learning capability. We derive a backpropagation learning algorithm for the pRAM networks and present its circuit implementation with stochastic computation. The simulation results confirm the good convergence of the learning algorithm for the pRAM networks.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2007년도 춘계학술대회 논문집
• /
• pp.255-261
• /
• 2007

In this paper we introduce the method, procedure and result of RAM prediction for interlocking system which is applied for AREX signaling system. For RAM prediction, we breakdown the interlocking system to the LRU level and select the LRUs of which failure can cause the service delay. The prediction of reliability is based on the Reliability Block Diagram which is the functional diagram composed of selected LRUs and finally, the availability of interlocking system is estimated from the combination of reliability and maintainability.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.368.1-368.1
• /
• 2014

We proposed amorphous GeSe-based ReRAM device of metal-insulator-metal (M-I-M) structure. The operation characteristics of memory device occured unipolar switching characteristics. By introducing the concepts of valance-alternation-pairs (VAPs) and chalcogen vacancies, the unipolar resistive switching operation had been explained. In addition, the current transport behavior were analyzed with space charge effect of VAPs, Schottky emission in metal/GeSe interface and P-F emission by GeSe bulk trap in mind. The GeSe ReRAM device of M-I-M structure indicated the stable memory switching characteristics. Furthermore, excellent stability, endurance and retention characteristics were also verified.

• 한국컴퓨터정보학회논문지
• /
• 제22권7호
• /
• pp.1-7
• /
• 2017

As the capacity of NAND flash module increases, the amount of RAM increases for caching and maintaining the FTL mapping information. In order to reduce the amount of mapping information managed in the RAM, a demand-based address mapping method stores the entire mapping information in the flash and some valid mapping information in the form of cache in the RAM so that the RAM can be used efficiently. However, when cache miss occurs, it is necessary to read the mapping information recorded in the flash, so overhead occurs to translate the address. If the RAM space is not enough, the cache hit ratio decreases, resulting in greater overhead. In this paper, we propose a method using two tables called TPMT(Translation Page Mapping Table) and SMT(Segmented Translation Page Mapping Table) to utilize both temporal locality and spatial locality more efficiently. A performance evaluation shows that this method can improve the cache hit ratio by up to 30% and reduces the extra translation operations by up to 72%, compared to the TPM scheme.

• 한국군사과학기술학회지
• /
• 제25권5호
• /
• pp.530-538
• /
• 2022

Recently, the R&D of weapon systems has been strengthened in terms of economic cost management throughout the entire life cycle from performance. This study proposes the method for setting the optimal maintenance concept based on RAM-C in weapon system acquisition stage by calculating the operation & maintenance cost as well as reliability, availability, and maintainability. First, we design a simulation model for analysis of weapon system logistic supportability. In addition, information such as weapon system Part Breakdown Structure, operation & maintenance system, cost, and etc for simulation analysis, is applied. Based on the obtained simulation results, the optimal plan is selected among alternatives designed with various maintenance concepts through normalization and weight setting. It is expected to be of technical help in the application of RAM-C in the weapon system acquisition stage.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.306.1-306.1
• /
• 2014

정보화 시대의 발전에 따라 점점 더 많은 정보를 더욱 빠르게 처리할 수 있는 기기들이 요구되고 있다. 메모리는 그 중에서 핵심적인 부품으로써 소자의 고집적화와 고속화가 계속 진행되면서 기존의 메모리 소자들은 집적화에서 그 한계에 도달하고 있다. 기존 소자들의 집적화의 한계를 극복하기 위하여 새로운 비휘발성 메모리 소자들이 제안되었다. 그 중 resistive switching random access memory(ReRAM)은 저항의 변화특성을 사용하는 메모리로 간단한 구조를 가지고 있기 때문에 집적화에 유리하다는 장점을 가지고 있다. 그 외에도 빠른 동작 속도와 낮은 전압에서의 동작이 가능하여 차세대 메모리로써 각광받고 있는 추세이다. 본 연구실에서는 이미 nitride 물질을 기반으로 한 여러 ReRAM 소자들을 제안해 왔다. 그 중 AlN-based ReRAM 소자는 빠른 동작 속도와 좋은 내구성을 보인 바 있다. 하지만 상업화를 위해서 해결해야 할 문제점들이 아직 존재하고 있다. 대표적으로 소자의 배열에서 각 소자의 균일한 동작이 보증되어야 하기 때문에 소자의 셋/리셋 전압의 산포를 줄이고 동작 전류 레벨을 낮추어야 할 필요성이 존재한다. 이러한 ReRAM의 이슈를 해결하기 위해, 본 실험에서는 기존의 AlN-based ReRAM 소자에 Ti를 도핑 방법을 이용하여 소자의 동작 전압 및 전류의 산포를 줄이기 위한 연구를 진행 하였다. 본 실험은 co-sputtering 방법을 이용하여 Ti가 도핑된 AlN을 저항변화 물질로 사용하여 그 특성을 살펴보았다. Ti의 도핑 효과로 소자의 신뢰성 향상 및 동작 전압의 감소 등의 효과를 얻을 수 있었다. 이는 nitride 기반 물질에서 Ti dopant에 의해 형성된 TiN의 효과로 설명된다. TiN는 metallic한 특성을 지니고 있기에 저항변화물질 내에서 일종의 metallic particle의 역할을 수행할 수 있다. 따라서 conducting path의 형성과정에서 이러한 particle 들이 전계를 유도하여 좀 더 균일한 set/reset 특성을 나타내게 된다.

• 한국멀티미디어학회논문지
• /
• 제10권5호
• /
• pp.604-611
• /
• 2007

자바카드는 스마트카드와 (U)SIM기술의 표준 기술로 받아들여지고 있으며, 그것은 하드웨어 독립성과 이를 통해 구현 가능한 어플리케이션의 사후발행기능으로 Native카드와 구별된다. 그러나 자바카드의 가장 큰 단점 중 하나는 하드웨어 자인의 제약과 자바 언어 자체에서 야기되는 늦은 실행 속도 문제이다. 본 논문에서는 카드 터미널 또는 SMS를 통한 어플리케이션 동적 다운로드시 속도를 개선하기 위해 논리주소를 물리주소로 바꾸는 Resolution작업에서 애플릿의 다운로드시 기존의 EEPROM 기반 심볼릭 참조를 EEPROM에 비해 약 100,000배 빠른 RAM에서의 직접참조가 가능한 자바카드 인스톨러를 설계 및 구현하였다. 실험을 통해 확인한 결과 제안된 Resolution_In_RAM기법이 적용된 자바카드 인스톨러를 통해 애플릿을 다운로드하면 EEPROM 기록 횟수가 37%, 다운로드 시간이 30% 이상 감소됨을 알 수 있었다.