• 제목/요약/키워드: Quadrature VCO

검색결과 23건 처리시간 0.021초

발진주파수 조절이 가능한 2차 능동-C 발진기 설계 (Design of Tunable Quadratic Active-C Oscillator)

  • 안정철;최석우;신윤태;김동용
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1988년도 추계학술대회 논문집 학회본부
    • /
    • pp.461-464
    • /
    • 1988
  • The design of VCO using OTA as active element is discussed in this paper. Several Quadrature oscillator structures ere presented. They use only OTAs and capacitors end are very useful for IC fablication. The frequency of oscillator, $\omega_0$ are proportional to the gm of the OTA and the structures are appropriate for high frequency yea and sinusoidal oscillator operation.

  • PDF

A CMOS Frequency Synthesizer for 5~6 GHz UNII-Band Sub-Harmonic Direct-Conversion Receiver

  • Jeong, Chan-Young;Yoo, Chang-Sik
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제9권3호
    • /
    • pp.153-159
    • /
    • 2009
  • A CMOS frequency synthesizer for $5{\sim}6$ GHz UNII-band sub-harmonic direct-conversion receiver has been developed. For quadrature down-conversion with sub-harmonic mixing, octa-phase local oscillator (LO) signals are generated by an integer-N type phase-locked loop (PLL) frequency synthesizer. The complex timing issue of feedback divider of the PLL with large division ratio is solved by using multimodulus prescaler. Phase noise of the local oscillator signal is improved by employing the ring-type LC-tank oscillator and switching its tail current source. Implemented in a $0.18{\mu}m$ CMOS technology, the phase noise of the LO signal is lower than -80 dBc/Hz and -113 dBc/Hz at 100 kHz and 1MHz offset, respect-tively. The measured reference spur is lower than -70 dBc and the power consumption is 40 m W from a 1.8 V supply voltage.

가변 심볼율 MQASK(M-ary Quadrature Amplitude Keying) 디지털 수신기를 위한 타이밍 복원 방안 (A Timing Recovery Scheme for Variable Symbol Rate Digital M-ary QASK Receiver)

  • 백대성;임원규;김종훈
    • 한국통신학회논문지
    • /
    • 제38A권7호
    • /
    • pp.545-551
    • /
    • 2013
  • MQASK 수신기에서 수신 심볼의 타이밍 동기에 사용되는 타이밍 복원 루프 Timing Error Detector(TED) 와 입력신호의 표본화율을 제어하는 VCO또는 NCO 및 루프 필터로 구성된다. 여기서 수신신호의 심볼율과 수신기의 표본화율의 시간 축에서의 위상차를 검출하는 TED는 심볼율과 표본화율의 주파수차가 클 경우 정상동작을 하지 못하는 단점이 있다. 본 논문에서는 PLL의 주파수 검출기와 같은 역할을 타이밍 복원 루프에서 수행하여 타이밍 복원 입력 신호의 주파수 차가 매우 큰 경우에도 타이밍 복원을 가능하게 할 수 있는 심볼율 변별기(Symbol Rate Discriminator SRD) 와 이를 사용한 타이밍 복원루프 구조를 제안 하였으며 이를 통해 심볼율이 가변되는 신호에 대한 타이밍 동기 획득이 가능함을 모의실험을 통해 입증하였다.