• 한국전자파학회논문지
• /
• 제26권9호
• /
• pp.790-797
• /
• 2015

본 논문에서는 마이크로파용 소프트웨어 기반 폴라 송신기를 구현하고, 경로 간의 동기화를 분석하였다. 폴라 송신기의 위상신호와 진폭신호의 두 경로 간 시간 지연부정합 문제를 해결하기 위해 단순화된 보정알고리즘을 적용하였으며, 보정 전과 보정 후의 두 경로 간 동기화 결과를 비교하였다. 동기화 보정하기 전, 9.3 GHz에서 두 경로 간 지연부정합은 최대 97 nsec가 발생하였으며, 이에 따른 점유대역폭은 12 MHz이었으며, 제안한 보정알고리즘을 적용한 결과, 두 경로 간 동기화를 이루었고, 점유대역폭도 기존의 3.7 MHz로 복원할 수 있음을 확인하였다.

• Journal of Power Electronics
• /
• 제16권6호
• /
• pp.2284-2293
• /
• 2016

With the rapid development of clean energy, photovoltaic (PV) generation has been utilized in the harmonic compensation of power systems. This paper presents a novel multi-function PV micro-inverter with three stages (pseudo-two-stage). It can inject active power and compensate harmonic currents in the power grid at the same time. In order to keep the micro-inverter working under the maximum allowable output power, an optimized capacity limitation strategy is presented. Moreover, the harmonic compensation can be adjusted according to the customized requirements of power quality. Additionally, a phase shedding strategy in the DC/DC stage is introduced to improve the efficiency of parallel Boost converters in a wide range. Compared with existing capacity limitation methods, the proposed strategy shows better performance and energy efficiency. Simulations and experiments verify the feasibility of the micro-inverter and the effectiveness of the strategy.

• 한국통신학회논문지
• /
• 제9권1호
• /
• pp.25-29
• /
• 1984

연산 증폭기의 능동 보상은 주파수의 증가에 따라 연산 증폭기의 위상천이와 이득의 감소를 보상한 것으로 이 결과를 VCVS와 번전 적분기에 적용하였다. VCVS의 경우 제안된 보상회로의 위상천이는 주파수에 無關하고 보상회로의 궤환저항의 比에 따라서 Soliman에 의해 제안된 보상회로보다 이득특성이 개선되며 Voltage-follower의 경우도 동일한 보상회로로서 주파수에 無關하게 위상이 보상되고 이득특성 또한 개선되었다. 그밖에 반전 적분기에서 Q-factor를 더욱 증가시키는 보상회로도 제시하였다.

• 전력전자학회논문지
• /
• 제19권1호
• /
• pp.1-7
• /
• 2014

This paper proposes a current harmonic compensation method for the grid-connected inverter, especially caused by the grid impedance. Grid impedance causes low order harmonics in the grid current and deteriorates power quality. This paper analyzes the negative impact of the grid impedance, and proposes an active feedforward compensation method. Proposing method verified through simulation and experiment with 3-phase 1.5kW voltage source inverter prototype.

• 한국정밀공학회지
• /
• 제14권5호
• /
• pp.108-117
• /
• 1997

To prove the stability and the effectiveness of the robust non-linear friction control suggested and proved analytically in the previous paper, the describing function analysis is introduced. The instability of the Southward's nonlinear friction compensation for a digital position control and the improvement of phase margin of the robust nonlinear friction compensation are verified qualitatively through the describing function analysis. Those controls are applied to a single-axis digital servo driving experimental setup which has inherent stick-slip friction and experimental results confirm the results obtained in and the effectiveness of the robust nonlinear friction compensation for a digital position control.

• 한국산학기술학회논문지
• /
• 제21권1호
• /
• pp.155-162
• /
• 2020

본 논문에서는 광대역 GPS 신호의 방위각 및 고각의 2차원 방향 탐지를 위한 방사 보정 기법을 제안하고, 이를 이용한 시험 방안 및 시험 결과를 제시한다. 기존의 방향 탐지 기법들은 탐지된 신호의 방위각 방향으로만 방향 탐지를 수행하여, 방향 탐지를 위한 시스템 보정 시 전파의 입사 각도에 따른 방위각 방향으로만 보정 값을 가지고 테이블을 형성하였다. 그러나 최근 시스템 및 방향 탐지의 응용 대상이 다양화함에 따라 본 논문에서 제안한 방법은 2차원 방향 탐지가 가능하도록 고각 및 방위각 모두의 위상차를 가지는 보정 테이블을 형성한다. 우리는 2차원 보정 테이블을 이용해 방향 탐지가 가능한지 확인하기 위해, 고각 및 방위각의 2차원 방향 탐지가 가능한 안테나를 기준으로 이론적 위상차 데이터를 산출하였다. 그리고, FEKO EM 시뮬레이터를 이용하여 위상차를 시뮬레이션 하여 보정테이블을 산출하였으며, 제시된 2차원 보정 기법을 이용하여 방사 보정 시험을 통해 그 결과를 확인하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제7권1호
• /
• pp.11-19
• /
• 2007

This paper presents two novel compensation circuits for leakage current and power supply noise (PSN) in phase locked loop (PLL) using a nanometer CMOS technology. The leakage compensation circuit reduces the leakage current of the charge pump circuit which becomes more serious problem due to the thin gate oxide and small threshold voltage in nanometer CMOS technology and the PSN compensation circuit decreases the effect of power supply variation on the output frequency of VCO. The PLL design is based on a 32nm predictive CMOS technology and uses a 0.9V power supply voltage. The simulation results show that the proposed PLL achieves a 88% jitter reduction at 440MHz output frequency compared to the PLL without leakage compensator and its output frequency drift is little to 20% power supply voltage variations. The PLL has an output frequency range of $40M{\sim}725MHz$ with a multiplication range of 11023, and the RMS and peak-to-peak jitter are 5ps and 42.7ps, respectively.

• 한국항행학회논문지
• /
• 제15권2호
• /
• pp.248-255
• /
• 2011

분산 보상 구조가 광 위상 공액기 (OPC; optical phase conjugator)를 갖는 960 Gbps의 파장 분할 다중 (WDM; wavelength division multiplexed) 시스템에 미치는 영향을 컴퓨터 시뮬레이션을 통해 살펴보았다. 본 연구에서 고려한 분산 보상 구조는 전통적인 one-end 구조와 bi-end 구조이다. one-end 구조와 bi-end 구조는 하나의 단일 모드 광섬유 (SMF; single mode fiber) 중계 간격마다 축적된 분산량을 줄여주기 위하여 각각 하나의 분산 보상 광섬유 (DCF; dispersion compensating fiber)와 두 개의 DCF를 사용하여 만들어진다. 전체 잉여 분산 (NRD; net residual dispersion)이 최적화되면 중계 거리 당 잉여 분산 (RDPS; residual dispersion per span)이 400 ps/nm인 WDM 시스템에서 bi-end 구조와 one-end 구조는 거의 동일한 성능을 나타내는 것을 확인하였다.

• 전력전자학회논문지
• /
• 제22권2호
• /
• pp.166-174
• /
• 2017

This study proposes a compensation method for the dead-time effects on a single-phase grid-connected inverter. Dead time should be considered in the pulse-width modulation gating signals to prevent the simultaneous conduction of switching devices, considering that a switching device has a finite switching time. Consequently, the output current of the grid-connected inverter contains odd-numbered harmonics because of the dead time and the nonlinear characteristics of the switching devices. The effects of dead time on output voltage and current are analyzed in this study. A new compensation algorithm based on second-order generalized integrator is also proposed to reduce the dead-time effect. Simulation and experimental results validate the effectiveness of the proposed compensation algorithm.

• 제어로봇시스템학회논문지
• /
• 제19권3호
• /
• pp.195-201
• /
• 2013

In this paper, we present optimization technique for the response time of DVR (Dynamic Voltage Restorer) and the possible compensation range of voltage dip by the DVR system. To protect 3-phase phase-controlled rectifier from voltage dip, DVR system needs to have optimum response time as an important design factor. Although the fast response time of DVR ensures wider range of voltage dip, DVR controller has so high cost and poor stability. This paper proposes DVR system with optimum response time required for certain intensity of voltage dips and good stability to support possible compensation range of voltage dip. Proposed technique showed optimum response time and good stability for overall system. We believe that proposed technique is reliable and useful in DVR design.