• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제6권3호
• /
• pp.105-112
• /
• 2017

PCI Express는 고속, 저전력 등의 특성으로 인하여 프로세서와 주변 I/O 장치들을 연결하는 업계 표준의 버스 기술이다. PCI Express는 최근 고성능 컴퓨터나 클러스터/클라우드 컴퓨팅 등의 분야에서 시스템 인터커넥션 네트워크로서 그 활용가능성을 검증하고 있는 추세이다. PCI Express가 시스템 인터커넥션 네트워크로서 활용가능하게 된 계기는 PCI Express에 NTB(non-transparent bridge) 기술이 도입되면서부터이다. NTB 기술은 물리적으로 두 PCI Express subsystem을 연결가능하도록 하지만, 필요할 경우 논리적인 격리(isolation)를 제공하는 특징이 있다. 또한, PGAS(partitioned global address space)와 같은 공유 주소 공간(shared address space) 프로그래밍 모델은 최근 멀티코어 프로세서의 보편화로 인하여 병렬컴퓨팅 프레임워크로 각광받고 있다. 따라서, 본 논문에서는 차세대 병렬컴퓨팅 플랫폼을 위하여 PCI Express 환경에서 OpenSHMEM을 구현하기 위한 초기 OpenSHMEM API를 설계 및 구현하였다. 본 연구에서 구현한 15가지 OpenSHMEM API의 정확성을 검증하기 위해서 Github의 openshmem-example 벤치마크의 수행을 통하여 확인하였다. 현재 시중에서는 PCI Express 기반 인터커넥션 네트워크는 가격이 매우 비싸고 아직 일반인이 사용하기 용이하도록 NIC형태로 널리 보급되지 않은 실정이다. 이러한 기술개발 초기단계에서 본 연구는 PCI Express 기반 interconnection network를 RDK(evaluation board) 수준에서 실제로 동작하는 실험환경을 구축하고, 여기에 추가로 최근 각광받는 OpenSHMEM software stack를 자체적으로 구현하였다는 데 의의가 있다.

• 한국항공우주학회지
• /
• 제48권12호
• /
• pp.1005-1012
• /
• 2020

PCI-Express 버스를 적용하는 항공전자 시스템은 CPU와 입출력 장치를 하나의 채널만을 사용하여 연결하기 때문에, 불행하게도 그 채널에 고장이 발생하면 적어도 하나의 입출력 장치를 사용할 수 없게 되는 문제가 있다. 본 논문은 항공전자 시스템을 위한 PCI-Express 버스의 결함감내 구조를 제시하기 위해서, PCI-Express 채널을 이중화하여 하나의 채널에 고장이 발생하여도 고장이 발생하지 않은 다른 채널을 통해 여전히 정상적으로 기능하는 버스 구조를 제시한다. 논문에서 제시하는 버스 구조는 두 개의 CPU port에서 출력된 이중적 PCI-Express 버스 신호를 각각의 switch 회로에 입력되게 하고, 이 회로가 각 입출력 장치에 결함을 감내하도록 선택된 독립된 버스 채널을 제공하게 한다. 본 논문에서는 제시하는 버스 구조를 구현 및 실험하여 하나의 PCI-Express 버스에 고장이 발생하면, 그 고장 상황을 실시간으로 감지되고, 고장이 발생하지 않은 다른 버스로 채널을 전환되어 정상적으로 통신이 수행되는 것을 보인다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2005년도 춘계학술발표대회
• /
• pp.1671-1674
• /
• 2005

PCI 2.2 마스터 디바이스가 타겟 디바이스로부터 데이터를 읽어 오고자 할 때 타겟 장치는 내부적으로 데이터를 준비해야 함으로 인해 PCI 버스가 데이터 전송 없이 점유되는 상황이 발생한다. 이를 위해 PCI 2.2 사양에서는 지연전송을 제안하여 전송 효율을 향상시켰지만 이 역시 타겟 디바이스가 얼마의 데이터를 미리 준비 해둘지를 알 수 없어 인해 버스 사용 및 데이터 전송 효율을 떨어뜨리는 원인을 제공한다. 본 논문에서는 먼저 이를 해결하기 위한 새로운 방법을 제안한다. 그리고 이 방법을 지원하는 PCI 타겟 컨트롤러와 로컬 디바이스를 설계하였다. 설계되어진 PCI 타겟 컨트롤러는 PCI 2.2를 전혀 모르는 사용자도 쉽게 PCI 인터페이스를 지원할 수 있도록 한 프로토콜 변환기로 사용될 수 있다. PCI 타겟 컨트롤러와 로컬 디바이스는 먼저 행위 모델로 설계하였으며 또한 이들을 검증하기 위한 테스트벤치를 설계 하였다. 이를 통해 제안되어진 방법의 성능을 측정하였으며 후에 다시 실제 하드웨어로 설계하였다. 설계되어진 하드웨어를 효과적으로 검증하기 위해 참조모델, 랜덤발생기, 비교엔진으로 구성된 랜덤 테스트 환경을 제안하였다. 이 검증 환경에서 수행된 결과를 비교함으로써 일반적인 테스트 벡터에서 발견하기 어려운 에러들을 발견할 수 있었다.

• 전자통신동향분석
• /
• 제22권4호통권106호
• /
• pp.133-143
• /
• 2007

PCI Express는 고속 차동신호를 사용한 점대점(point-to-point) 프로토콜로 신호무결성(signal-integrity) 측정을 위해 기존의 병렬버스신호와 다른 파라미터(parameter)들이 사용되고 있다. PCI Express 시스템에서 중요한 전기 파라미터는 loss와 jitter이며 eye diagram을 통해서 분석이 가능하다. 본 고는 PCI Express 송수신 버퍼의 전기 규격과 애드인카드(add-in card) 시스템의 전기적 여유(budgets)의 의미와 분석을 다룬다. 또한 실제적인 PCI Express 시스템에서 전기 파라미터들을 측정하고 분석, 디버깅의 방법을 다룬다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2001년도 추계학술대회 학술발표 논문집
• /
• pp.103-108
• /
• 2001

본 논문은 대량의 퍼지 데이터를 고속으로 전송 및 추론하기 위한 PCI 기반 병렬 퍼지 시스템을 구현한다. 많은 퍼지 데이터의 고속전송을 위해 PCI 인터페이스를 사용하고, 병렬 퍼지 추론 시스템을 위한 병렬 퍼지 모듈들을 FPGA로 설계하여 PCI 타겟 코어로서 병렬로 동작하게 한다. 이러한 시스템을 VHDL을 사용하여 설계 및 구현하였다. 본 시스템은 고속의 퍼지추론을 요하는 시스템 또는 대규모의 퍼지 전문가 시스템 등에 활용될 수 있다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2017년도 추계학술발표대회
• /
• pp.27-29
• /
• 2017

오늘날 PCI Express는 프로세서와 시스템 장치들과 연결을 위한 표준 I/O 인터페이스로 널리 사용되고 있다. 고속, 저전력, 고효율의 특성을 가진 PCI Express는 기존 네트워크 연결망의 대안으로 고려되고 있다. 본 논문에서는 이러한 PCI Express를 서로 다른 시스템 간에 통신을 도와주는 PCI Express Interconnect를 통해 네트워크 연결망을 형성하고, 기존의 TCP/IP 프로토콜 스택을 거쳐 Socket 통신을 하는 Application을 PCI Express를 거쳐 통신할 수 있도록 하는 네트워크 모듈을 개발해보고자 한다. 이를 위해 관련 연구를 조사하여 네트워크 Family를 새로 정의하여 TCP/IP 프로토콜 스택을 거치지 않는 PCI Express 통신 프로토콜이 구현 중에 있다.

• 한국통신학회논문지
• /
• 제34권12A호
• /
• pp.962-970
• /
• 2009

본 논문에서는 Long Term Evolution (LTE) 시스템에서 새로 설치된 셀이 자율적으로 이웃 셀 정보를 수집하고 Physical Cell Identifier (PCI)를 결정하는 방안을 제안한다. PCI의 수는 한정되어 재사용이 필요하며, 도심 환경에서 Macro 셀 안에 Pico/Femto 셀과 같은 작은 크기의 셀이 다수 설치되면 PCI의 수는 더욱 제한될 것으로 예상된다. 따라서 제한된 수의 PCI를 효율적으로 할당하는 연구가 필요하다. 본 논문에서는 Self-Organization Network (SON) 환경에서 셀이 주변 셀들로부터 오는 수신신호세기를 수집하고, 이를 이용하여 PCI 재사용 효율을 높일 수 있도록 자율적으로 PCI를 할당하는 방안을 제안한다. 모의실험을 구성하여 제안한 방안이 적용된 경우의 성능을 분석하였고, 새로 설치되는 셀의 커버리지 타입에 따른 성능도 도출하고 분석하였다. 제안한 기법을 적용하면 시스템을 운용하는데 필요한 PCI의 수를 줄여 효율적으로 PCI를 재사용할 수 있음을 확인하였다

• 전자공학회논문지CI
• /
• 제41권4호
• /
• pp.1-8
• /
• 2004

PCI 2.2 버스 마스터가 메모리 읽기 명령으로 타겟 장치에 데이터 전송을 요구하면 타겟 장치는 내부적으로 데이터 준비하는데 시간이 필요하므로 데이터 전송 없이 장시간 PCI 버스를 점유하는 상황이 발생할 수 있다. 이는 PCI 버스 사용 효율 및 데이터 전송 효율을 떨어뜨리게 되며 이를 해결하기 위해 PCI 2.2에서는 지연 트랜잭션 메커니즘을 이용한다. 그러나 이 방법은 타겟 장치가 프리페치해야 할 정확한 데이터의 양을 알 수 없기 때문에 데이터 전송 효율이 떨어진다. 본 논문에서는 메모리 읽기 명령을 수행하고자 하는 버스 마스터가 메모리 쓰기 명령어를 이용하여 타겟 장치에게 읽어올 데이터의 양을 미리 알려주는 프리페치 요구를 이용해 보다 효율적으로 데이터를 전송하는 방법을 제안한다. 모의실험 결과 제안된 방법이 지연 트랜잭션에 비해 데이터 전송 효율이 평균 10 % 향상되었다.

• Radiation Oncology Journal
• /
• 제37권3호
• /
• pp.156-165
• /
• 2019

Purpose: Prophylactic cranial irradiation (PCI) is a standard treatment for limited-stage small cell lung cancer (LS-SCLC) showing a response to initial treatment, but many patients do not receive PCI due to comorbidities or refusal. This study aims to define the patient group for whom PCI can be omitted with minimal risk. Materials and Methods: Patients with LS-SCLC who underwent radiotherapy with curative aim at our institution between January 2004 and December 2015 were retrospectively reviewed. Patients who did not receive PCI were evaluated for brain metastasis-free survival (BMFS), progression-free survival (PFS), overall survival (OS), and prognostic factors for survival, and treatment outcomes were compared with a patient cohort who received PCI. Results: A total of 350 patients achieved a response following thoracic radiotherapy, and 190 of these patients did not receive PCI. Stage I-II and a complete response (CR) to initial therapy were good prognostic factors for BMFS and OS on univariate analysis. Patients with both stage I-II and a CR who declined PCI showed comparable 2-year BMFS to those who received PCI (92% vs. 89%). In patients who achieved CR, PCI did not significantly improve OS or PFS. Conclusion: There should be less concern about omitting PCI in patients with comorbidities if they have stage I-II or a CR, with brain metastasis control being comparable to those patients who receive PCI.

• 한국전자파학회논문지
• /
• 제25권2호
• /
• pp.199-207
• /
• 2014

고 고도 전자기 펄스(HEMP: High-altitude Electromagnetic Pulse)용 필터는 펄스 전류 주입(PCI: Pulsed Current Injection) 인수시험을 통해 인수기준을 충족하더라도, 실제 부하 장비를 연결하여 장비 운용 상태에서 실시하는 PCI 검증 시험수행 시에는 부하 장비의 전자기 전도 내성 수준에 따라서 장비가 손상될 수도 있다. 본 논문에서는 HEMP 방호시설에서 PCI 검증 시험 수행이 어려운 경우, 이에 대한 방안으로서 HEMP 필터의 PCI 인수시험 잔류 전류 측정값과 부하 장비의 과도 전자기 전도 내성 기준 값에 대한 특성인자(norm) 비교를 통해 필터 잔류 전류가 부하 장비에 미치는 영향분석 방법을 제안하였다. C4I(Command, Control, Communications, Computer, and Intelligence) 쉘터용으로 제작된 HEMP 필터와 쉘터 탑재장비를 활용하여 HEMP 필터 PCI 인수시험, 과도 전자기 전도 내성 시험 및 PCI 검증 시험을 수행하였고, 결과를 분석하였다.