• 전기학회논문지
• /
• 제62권3호
• /
• pp.424-430
• /
• 2013

This paper presents a new design works for the braking chopper system which is included in the propulsion system of KTX high speed train. Due to the current fed type synchronous motors used in the propulsion system, some different behaviors are shown comparing to the voltage type other chopper systems. Specially this chopper system acts either braking controlling or regenerative power controlling system with a parallel resistive load in the propulsion system. In this paper, an improved simple high power IGBT brake chopper system has proposed which is able to be replaced with an existing complicated GTO chopper system. The analytical approaches to the parallel load type current chopper system and the propper snubber circuits calculation were explained in this paper to control new chopper system. In addition, the thermal resistance of the cooling system for power dissipation of IGBT modules was calculated also. Finally several PC simulations have been done to clarify its availability.

• 대한전기학회논문지:전력기술부문A
• /
• 제48권5호
• /
• pp.636-642
• /
• 1999

The synthesis of the 3D images is the most important part of the virtual reality. The ray tracing is the best method for reality in the 3D graphics. But the ray tracing requires long computation time for the synthesis of the 3D images. So, we implement the ray tracing with software and hardware. Specially we design the hit-test unit with FPGA tool for the ray tracing. Hit-test unit is a very important part of ray tracing to improve the speed. In this paper, we proposed a new hit-test algorithm and apply the parallel architecture for hit-test unit to improve the speed. We optimized the arithmetic unit because the critical path of hit-test unit is in the multiplication part. We used the booth algorithm and the baugh-wooley algorithm to reduce the partial product and adapted the CSA and CLA to improve the efficiency of the partial product addition. Our new Ray tracing processor can produce the image about 512ms/F and can be adapted to real-time application with only 10 parallel processors.

• 디지털산업정보학회논문지
• /
• 제9권4호
• /
• pp.59-67
• /
• 2013

Compared to the conventional Hardware-oriented base stations, Software Defined Radio (SDR)-based base station provides various advantages especially in flexibility and expandability. It enables the multimode capability required in 4th-generation (4G) environment which aims at a convergence network of various kinds of communication standards. However, since a single base station processes all data required in various multiple waveforms, the SDR base station faces a problem of data processing speed. In this paper, we propose a new concept of SDR base station system which adopts a parallel processing technology of clustering environment. We implemented a WiMAX system with SDR concept which adopts the Message Passing Interface (MPI) technology which enables the speed-up operations. In order to maximize the efficiency of parallel processing in signal processing, we analyze how the algorithm at each of modules is related to data to be processed. Through the implemented system, we show a drastic improvement in operation time due to parallel processing using the proposed MPI technology. In addition, we demonstrate a feasibility of SDR system for 4G or even beyond-4G as well.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제6권1호
• /
• pp.322-340
• /
• 2012

Orthogonal Frequency Division Multiplexing (OFDM) is usually regarded as a spectral efficient multicarrier modulation technique, yet it suffers from a high peak-to-average power ratio (PAPR) problem. Among all the existing PAPR reduction techniques in OFDM systems, side information based PAPR reduction techniques such as partial transmit sequence (PTS) and selective mapping (SLM) schemes, have attracted the most attention. However, the transmission of side information results in somewhat spectral loss and this does not significantly improve the bit error rate (BER) performance. Parallel combinatory (PC) OFDM yields higher spectral efficiency (SE) and better BER performance on Gaussian channels,while is a little but not obvious PAPR improvement over the ordinary OFDM system. This investigation aimed to design a 'perfect' OFDM system. We introduce the side information to rotate the subcarrier phases of our novel PC-OFDM system structure, and call this new system the SIPC(Side information based Parallel Combinatory)-OFDM system. The proposed system achieves better PAPR and SE performance. In addition, considering the tradeoff of system parameters, the proposed system also has the properties of a higher BER.

• 대한수학회지
• /
• 제58권6호
• /
• pp.1385-1405
• /
• 2021

Let A be a positive bounded linear operator acting on a complex Hilbert space (𝓗, ⟨·,·⟩). Let ω_A(T) and ║T║_A denote the A-numerical radius and the A-operator seminorm of an operator T acting on the semi-Hilbert space (𝓗, ⟨·,·⟩_A), respectively, where ⟨x, y⟩_A := ⟨Ax, y⟩ for all x, y ∈ 𝓗. In this paper, we show with different techniques from that used by Kittaneh in [24] that $$\frac{1}{4}{\parallel}T^{{\sharp}_A}T+TT^{{\sharp}_A}{\parallel}_A{\leq}{\omega}^2_A(T){\leq}\frac{1}{2}{\parallel}T^{{\sharp}_A}T+TT^{{\sharp}_A}{\parallel}_A.$$ Here T^#_A denotes a distinguished A-adjoint operator of T. Moreover, a considerable improvement of the above inequalities is proved. This allows us to compute the 𝔸-numerical radius of the operator matrix $\(\array{I&T\\0&-I}\)$ where 𝔸 = diag(A, A). In addition, several A-numerical radius inequalities for semi-Hilbert space operators are also established.

• 한국정보과학회논문지:시스템및이론
• /
• 제29권7호
• /
• pp.384-393
• /
• 2002

병렬 파일시스템은 클러스터 시스템에서 과도한 입출력 요청을 원활하게 지원하기 위해 사용되며, 특히 파일 선반입은 병렬 파일시스템의 성능을 개선하는데 유용하게 사용된다. 본 논문은 과학계산용 병렬 응용과 멀티미디어 서버 응용에서 효과적인 파일 접근 유형을 고려한 새로운 동적 파일 선반입기법인 Fips를 제안한다. 본 논문이 제안하는 동적 파일 선반입 기법인 Fips는 파일의 접근 유형을 고려하여 동적으로 선반입 할 데이타 블록을 예측하고, 다양한 접근 유형에서도 데이타 블록의 선반입을 효율을 높였다. 그리고 현재의 가용 대역폭을 고려하여 선반입 시기를 결정하므로 선반입이 시스템에 과부하로 작용하는 것을 방지하도록 하였다. 병렬 파일시스템에 Fips를 적용하여 실험한 결과 다양한 작업부하에서 제안한 선반입 기법은 우수한 성능을 보여주었다.

• 대한전자공학회논문지SD
• /
• 제43권2호
• /
• pp.51-59
• /
• 2006

일반 컴퓨터에서 중앙처리장치와 메모리 사이의 병목현상인 "Von Neumann Bottleneck"을 보이는데 본 논문에서는 이러한 문제점을 해소하고 검색위주의 응용분야에서 우수한 성능을 보이는 Content-addressable memory(CAM) 기반의 확장 가능한 범용 Associative Processor(AP) 구조를 제안하였다. 본 연구에서는 Associative computing을 효율적으로 수행할 수 있는 명령어 세트를 제안하였으며 다양하고 대용량 응용분야에도 적용할 수 있도록 구조를 확장 가능하게 설계함으로써 유연한 구조를 갖는다. 12 가지의 명령어가 정의되었으며 프로그램이 효율적으로 수행될 수 있도록 명령어 셋을 구성하고 연속된 명령어를 하나의 명령어로 구현함으로써 처리시간을 단축하였다. 제안된 프로세서는 bit-serial, word-parallel로 동작하며 대용량 병렬 SIMD 구조를 갖는 32 비트 범용 병렬 프로세서로 동작한다. 포괄적인 검증을 위하여 명령어 단위의 검증 뿐 아니라 최대/최소 검색, 이상/이하 검색, 병렬 덧셈 등의 기본적인 병렬 알고리즘을 검증하였으며 알고리즘은 처리 데이터의 개수와는 무관한 상수의 복잡도 O(k)를 갖으며 데이터의 비트 수만큼의 이터레이션을 갖는다.

• 한국멀티미디어학회논문지
• /
• 제14권11호
• /
• pp.1401-1408
• /
• 2011

본 논문에서는 영상처리용 16개의 처리기를 위한 다중접근기억장치(Multi-Access Memory System) 및 병렬처리기의 칩을 설계하였다. 다중접근기억장치는 병렬접근 메모리 시스템의 한 종류로서 영상의 픽셀 데이터값에 8가지 타입으로 동시 접근이 가능하다. 또한 일정한 간격을 두고 픽셀 데이터값에 접근하는 것이 가능하다. 다중접근기억장치가 내장된 병렬처리기는 실제로 2003년에 구현되어진 적이 있다. 하지만 고해상도 영상을 실시간으로 처리하기에는 그 성능이 미치지 못하였다. 이에 본 논문에서는 이전의 시스템의 메모리 모듈(Memory Module)과 처리기(Processing Element)를 추가 확장하여 보다 개선된 병렬처리 시스템을 설계하였다. 이 시스템은 이전의 시스템보다는 3배, 시리얼 시스템보다는 6배 빠른 속도로 모폴로지컬 클로징(Morphological closing) 알고리즘의 수행이 가능하다.

• 전자공학회논문지
• /
• 제50권3호
• /
• pp.50-58
• /
• 2013

본 논문에서는 제한된 범위의 Signed-Digit number 인코딩과 축약 단계를 이용한 고정소수점 병렬 십진 곱셈기를 제안한다. 제안한 병렬 십진 곱셈기는 승수와 피승수를 제한된 범위의 SD number로 인코딩하여 캐리 전달 지연 없이 빠르게 부분곱을 생성한다. 인코딩에 사용하는 숫자의 범위를 줄임으로써 SD number 다중 피연산자 덧셈의 한번에 연산 가능한 피연산자의 개수가 늘어나게 되고, 이에 따라 부분곱 축약 단계의 연산을 빠르게 수행 할 수 있다. 제안한 병렬 십진 곱셈기의 성능 평가를 위해 Design Compiler에서 SMIC사의 180nm CMOS 공정 라이브러리를 이용하여 합성한 결과 기존의 Signed-Digit number를 이용한 병렬 십진 곱셈기보다 전체 지연시간은 4.3%, 전체 면적은 5.3% 감소함을 확인 하였다. 전체 지연시간 및 면적에서 부분곱 축약 단계가 차지하는 비중이 가장 크므로 부분곱 생성 단계에서 약간의 지연시간 및 면적 증가가 있음에도 불구하고 전체 지연시간과 면적이 감소하는 결과를 얻을 수 있다.

• 스마트미디어저널
• /
• 제2권4호
• /
• pp.51-59
• /
• 2013

백본망의 지속적인 고속화는 충분한 가용대역폭을 제공하고 있지만 장거리 대용량 데이터 전송에서 이를 잘 활용하지 못하고 있다. 이는 대부분 응용들이 TCP를 사용하는데서 원인을 찾을 수 있으며 TCP는 전송메커니즘 특성상 고속네트워크에서 신속한 가용대역폭 확보가 어렵다. UDT는 응용계층 전송프로토콜로써 고속네트워크에서 용을 목표 설계된 잘 알려진 프로토콜이다. 본 논문에서는 네트워크 혼잡상태에 적응적인 UDT 병렬전송기법에 대해 제안하고 다음 두 가지 관점에서 성능을 평가한다. 첫째, UDT Rate 혼잡제어에 따른 전송성능을 측정하고 UDT의 성능과 비교한다. 둘째, 네트워크 상태에 적응적인 UDT 병렬전송기법의 전송성능에 대해 분석한다. 실험결과 UDT Rate 혼잡제어의 경우 jitter를 30ms로 설정한 경우 RTT 100ms 구간에서 UDT에 비해 106%의 성능향상을 보였다. 또한 Rate 혼잡제어를 적용한 병렬전송의 경우 jitter를 20ms로 설정한 경우 RTT 400ms 구간에서 UDT 병렬전송에 비해 107% 성능향상을 실험을 통해 확인하였다.