• 제목/요약/키워드: Parallel Operation

검색결과 1,244건 처리시간 0.033초

안동-임하 연결도수로 설치에 따른 가용 수자원량에 관한 연구 (Study on Potential Water Resources of Andong-Imha Dam by Diversion Tunnel)

  • 추연문;지홍기;권기대;김철영
    • 한국산학기술학회논문지
    • /
    • 제15권2호
    • /
    • pp.1126-1139
    • /
    • 2014
  • 도시화 및 산업화에 따른 온실가스의 증가로 전 세계적인 이상기후 현상이 빈번하게 발생하고 있으며, 국내에서도 이러한 현상의 하나로 홍수와 가뭄의 영향이 지속적으로 심화되고 있다. 기후변화는 이수, 치수, 환경 등 다양한 측면에서 물 관리 전반에 걸쳐 복잡성을 가중시키고 불확실성을 확대시키는 등 많은 영향을 초래한다. 또한 과거와는 달리 하천유지수량, 환경용수량 등 다양한 용수수요의 증가에 따라 제한된 가용수자원의 추가적인 확보를 위한 분석과 연구가 필요하다. 본 연구에서는 안동댐과 임하댐 유역을 대상으로 기후변화 시나리오와 토양수분 저류구조 Tank 모형을 이용하여 장기 유출량을 산정하였고, 연결도수로를 통해 병렬 연결된 안동댐과 임하댐의 저수지 연결모의운영을 수행하여 임하댐에서 안동댐으로 전환되는 추가 가용 수자원량을 분석, 비교함으로서 미래 기후변화가 가용수자원 확보에 미치는 영향을 정량적으로 평가하였다. 대표농도경로 기후변화 시나리오 중 RCP 6.0과 RCP 8.5를 이용하여 대상유역의 상세 수문자료를 생산하여 과거 유역의 관측 강수량 자료와 경향성을 분석한 결과 시나리오별 모두 5%~9%의 범위로 강수량이 증가하는 것으로 분석되었으며, 목적함수를 이용한 민감도 분석을 통해 가장 높은 적합도를 나타낸 개체군의 크기는 1000 이었으며 교차비율은 80% 이었다. 본 연구의 결과를 이용하여 미래 기후변화에 대응한 물 관리 측면에서 저수지 운영의 효과를 극대화하고 장기적으로 안정적이고 풍부한 용수공급 계획을 수립하는데 도움이 될 것으로 기대된다.

목표물의 고속 탐지 및 인식을 위한 효율적인 신경망 구조 (Effcient Neural Network Architecture for Fat Target Detection and Recognition)

  • 원용관;백용창;이정수
    • 한국정보처리학회논문지
    • /
    • 제4권10호
    • /
    • pp.2461-2469
    • /
    • 1997
  • 목표물 탐지 및 인식은 신경망의 적용이 활발한 하나의 분야로서, 일반적인 형태인식 문제들의 요구 사항에 추가적으로 translation invariance와 실시간 처리를 요구한다. 본 논문에서는 이러한 요구 사항을 만족하는 새로운 신경망의 구조를 소개하고, 이의 효과적인 학습 방법을 설명한다. 제안된 신경망은 특징 추출 단계와 형태 인식 단계가 연속(Cascade)된 가중치 공유 신경망(Shared-weight Neural Network)을 기본으로하여 이를 확장한 형태이다. 이 신경망의 특징 추출 단계는 입력에 가중치 창(weight kernel)으로 코릴레이션 형태의 연산을 수행하며, 신경망 전체를 하나의 2차원 비선형 코릴레이션 필터로 볼 수 있다. 따라서, 신경망의 최종 출력은 목표물 위치에 첨예(peak)값을 갖는 코릴레이션 평면이다. 이 신경망이 갖는 구조는 병렬 또는 분산 처리 컴퓨터로의 구현에 매우 적합하며, 이러한 사실은 실시간 처리가 중요한 요인이 되는 문제에 적용할 수 있음을 의미한다. 목표물과 비목표물간의 숫자상 불균형으로 인하여 초래되는 오경보(false alarm) 발생의 문제를 극복하기 위한 새로운 학습 방법도 소개한다. 성능 검증을 위하여 제안된 신경망을 주차장내에서 이동하는 특정 차량의 탐지 및 인식 문제에 적용하였다. 그 결과 오경보 발생이 없었으며, 중형급 컴퓨터를 이용하여 약 190Km로 이동하는 차량의 추적이 가능한 정도의 빠른 처리 결과를 보여 주었다.

  • PDF

UHD 영상을 위한 고성능 HEVC 디블록킹 필터 설계 (Hardware Design of High Performance HEVC Deblocking Filter for UHD Videos)

  • 박재하;류광기
    • 한국정보통신학회논문지
    • /
    • 제19권1호
    • /
    • pp.178-184
    • /
    • 2015
  • 본 논문에서는 UHD(Ultra High Definition) 영상을 위한 고성능 HEVC(High Efficiency Video Coding) 디블록킹 필터 하드웨어 구조를 제안한다. 제안하는 하드웨어 구조는 필터링 수행시간 단축을 위해 두 개의 필터로 구성된 4단 파이프라인 구조를 가지며 경계강도 모듈을 병렬 구조로 설계하였다. 또한 저전력 하드웨어 구조를 위해 파이프라인의 단계를 클록 게이팅으로 설계하였고, 파이프라인 과정에서 단일 포트 SRAM에 접근할 때 발생하는 해저드 문제를 해결하기 위해 분할된 메모리 구조로 설계하였다. 전처리 단계에서 단일 포트 SRAM에 데이터를 저장할 때 발생하는 지연시간을 감소하기 위해 새로운 필터링 순서를 제안하였다. 본 논문에서 제안하는 디블록킹 필터 하드웨어 구조는 Verilog HDL로 설계 하였으며, TSMC 0.18um CMOS 표준 셀 라이브러리를 이용하여 합성한 결과 22k 개의 로직 게이트로 구현되었다. 또한, 동작 주파수는 150MHz에서 UHD급 8K 해상도인 $7680{\times}4320@60fps$ 처리가 가능하고 최대 동작 주파수는 285MHz이다. 제안하는 하드웨어 구조의 기본 처리단위 당 사이클 수를 비교 분석한 결과, 처리율이 기존 구조 대비 32% 향상된 결과를 얻었다.

LCD 백라이트용 외부전극 형광램프의 인버터 회로 해석 (Analysis of Inverter Circuit with External Electrode Fluorescent Lamps for LCD Backlight)

  • 정종문;신명주;이미란;김가을;김정현;김상진;이민규;강미조;신상초;안상현;길도현;유동근;구제환
    • 한국진공학회지
    • /
    • 제15권6호
    • /
    • pp.587-593
    • /
    • 2006
  • 외부전극 형광램프를 광원으로 하는 백라이트의 저항$(R_L)$과 전기용량(C), 그리고 인버터의 트랜스포머 인덕턴스(L)로 구성된 회로를 분석하였다. 램프의 저항과 전기용량은 램프에 흐르는 전류와 전압의 위상차 및 Q-V 그래프에서 결정된다. 32인치용 EEFL 램프 하나의 저항 값은 $66\;k\Omega$이고 전기용량은 21.61 pF이다. 20 개의 EEFL을 병렬 연결한 백라이트의 저항은 $3.3\;k\Omega$이고 전기용량은 402.1 pF이다. 램프 및 트랜스포머 회로에서 임피던스 매칭 주파수는 2 차 코일의 인덕턴스 $L_2$와 결합계수 k로 나타내며, $\omega_M=1/\sqrt{L_2C(1-k^2)}$ 이다. 램프 시스템의 전류와 전압은 임피던스 매칭 주파수에서 최대값을 갖는다. 이러한 해석 해의 결과는 실험 결과와 잘 일치한다.

한정된 프로세서 환경에서 체이지 실행시간 동기화를 이용한 효율적인 다중 결합 (Efficient Multiple Joins using the Synchronization of Page Execution Time in Limited Processors Environments)

  • 이규옥;원영선;홍만표
    • 한국정보과학회논문지:데이타베이스
    • /
    • 제28권4호
    • /
    • pp.732-741
    • /
    • 2001
  • 관계형 데이타베이스 시스템에서 결합 연산자는 데이타 베이스 절의를 구성하는 연산자들 중 가장 많은 처리시간을 요구한다. 따라서 이러한 결합 연산자를 효율적으로 처리하기 위해 많은 병렬 알고리즘들이 수개되었다. 그 중 다중 해쉬 결합 질의의 처리를 위해 할당트리를 이용한 방법이 가장 우수한 것으로 알려져 와싸. 그러나 이 방법은 할당 트리의 각 노트에서 필연적인 지연이 발생되는데 이는 루플 실험단계에서 외부 릴레이션을 디스트로부터 페이지 단위로 읽는 비용과 이미 읽는 페이지에 대한 해쉬 결합 비용간의 실행시간 차이에 의해 발생하게 된다. 이는 페이지 실행시간 동기화 기법을 이용하여 할당 트라 한 노드에서의 실행시간을 줄일 수 있었다. 본 논문에서는 한 노드에서의 성능 개선 효과를 할당 트리 전체로 확장하여 전체 다중 해쉬 결합의 성능 분석을 수행하였으며 한정된 프로세서 환경 하에서 입력 릴레이션 수와 할당된 프로세서 수와의 관게에 따른 효율적인 다중 해쉬 결합 알고리즘을 제안하였다. 그리고 분석적 비용 모형을 세워 기존 방식과의 다양한 성늘 분석을 통해 비용 모형의 타당성을 입증하였다.

  • PDF

EPB-TBM 암반굴착시 스크류컨베이어의 배토 거동에 대한 DEM 기반 수치해석적 연구 (DEM-based numerical study on discharge behavior of EPB-TBM screw conveyor for rock)

  • 이기준;권태혁;김훈태
    • 한국터널지하공간학회 논문집
    • /
    • 제21권1호
    • /
    • pp.127-136
    • /
    • 2019
  • TBM 터널공사 시 스크류컨베이어의 배토 거동에 대한 이해는 굴진율 향상을 위한 중요한 요소이다. 본 연구에서는 지반에서 디스크 커터에 의해 생성되는 암반칩의 형상에 따라 스크류컨베이어 내부에서의 이동 및 배토 거동에 대한 연구를 수행하였다. 입자기반의 DEM 수치해석기법을 이용하여, 6가지의 대표적인 모양에 대한 암반칩을 클러스터로 형성하였다. 또한, 실제 스크류컨베이어의 3D 축소모델을 형성한 후, 다른 모양의 암반칩의 시간당 배토량을 측정 하였다. 시뮬레이션 결과, 스크류컨베이어의 경사각이 $0^{\circ}$일 때, 동일한 암반에서 암반칩의 형상과 부피와 상관없이 10 RPM 속도에서의 스크류컨베이어 배토량은 스크류컨베이어 최대 배토량의 약 20%로 나타났다(표준편차: 1.3%). 본 연구 결과는 암반용 TBM 설계 및 암반에서의 TBM 굴착 시 스크류컨베이어 운용에 참고할 수 있는 자료로 사용될 수 있을 것으로 예상된다.

자연휴양림과 수목원 방문객의 이용특성 비교 연구 (Comparison of Visitor Characteristics in Recreational Forests and Arboretums)

  • 유리화;장윤선;이정희
    • 한국산림과학회지
    • /
    • 제109권4호
    • /
    • pp.532-543
    • /
    • 2020
  • 본 연구는 자연휴양림과 수목원 간의 방문 이용특성과 서비스 만족도, 전반적 만족도 및 충성도(재방문의향, 권유의향)의 관계를 비교, 분석하는 것을 목적으로 수행하였으며 주요 결과는 다음과 같다. 첫째, 자연휴양림의 서비스 만족도, 전반적 만족도, 이용객 충성도 모두 수목원보다 높게 나타났으며, 상대적으로 서비스 만족도가 전반적 만족도나 이용객 충성도에 비해 평균 차이가 큰 것으로 분석되었다. 둘째, 자연휴양림의 서비스 만족도는 전반적 만족도, 이용객 충성도에 영향을 주지 않는 반면, 수목원의 서비스 만족도는 전반적 만족도와 이용객 충성도에 정(+)의 상관관계가 있는 것으로 나타났다. 수목원 이용객의 전반적 만족도에 미치는 가장 큰 요인은 '산림 및 휴양경관'이었으며 재방문의향은 '자연경관 체험콘텐츠'와 '시설이용요금'이, 권유의향은 '자연경관 체험콘텐츠'가 가장 큰 영향을 미치는 인자로 도출되었다. 본 연구는 전국에 분포한 자연휴양림과 수목원 방문 이용객을 대상으로 공통된 항목을 동시에 조사한 자료를 토대로 분석하여 두 산림휴양공간 간에 이용특성에 차이가 있음을 확인하였다는데 의미가 있다. 향후 이러한 전국 규모의 이용객 실태조사 결과가 산림휴양공간 유형별 차별화된 운영전략 제시로 이어지기 위해서는 산림휴양공간에서 제공하는 서비스 전반을 아우르는 공통 조사항목의 개발이 필요하다. 더불어 각각의 산림휴양공간의 조성목적에 부합하는 기능 발휘를 위해 서비스 콘텐츠를 선택적으로 운영하고 있으므로 해당 항목을 추가적으로 개발, 모듈화하여 공통 조사항목과 병행 조사하는 것이 바람직할 것으로 판단된다.

CRT를 이용한 하이래딕스 RSA 모듈로 멱승 처리기의 구현 (Implementation of High-radix Modular Exponentiator for RSA using CRT)

  • 이석용;김성두;정용진
    • 정보보호학회논문지
    • /
    • 제10권4호
    • /
    • pp.81-93
    • /
    • 2000
  • 본 논문에서는 RSA 암호 시스템의 핵심 연산인 모듈로 멱승의 처리속도를 향상시키기 위한 방법으로 하이래딕스 (High-Radix) 연산 방식과 CRT(Chinese Remainder Theorem)를 적용한 새로운 하드웨어 구조를 제안한다. 모듈로 멱승의 기본 연산인 모듈로 곱셈은 16진 연산 방법을 사용하여 PE(Processing Element)의 개수를 1/4고 줄임으로써, 기존의 이 진 연산 방식에 비해 클럭 수차 파이프라이닝 플립플롭의 지연시간을 1/4로 줄였다. 복호화시에는 합성수인 계수 N 의 인수, p, q를 알고 있는 점을 이용하여 속도를 향상시키는 일반적인 방법인 CRT 알고리즘을 적용하였다. 즉, s비트 의 키에 대해, s/2비트 모듈로 곱셈기 두 개를 병렬로 동시 수행함으로써 처리 속도를 CRT를 사용하지 않을 때보다 4 배정도 향상시켰다. 암호화의 경우는 두 개의 s/2비트 모듈로 곱셈기를 직렬로 연결하여 s/비트에 대한 연산이 가능하도록 하였으며 공개키는 E는 17비트까지의 지수를 허용하여 빠른 속도를 유지하였다. 모듈로 곱셈은 몽고메리 알고리즘을 변형하여 사용하였으며, 그 내부 계산 구조를 보여주는 데이터 종속 그래프(Dependence Graph)를 수평으로 매핑하여 1차원 선형 어레이 구조로 구성하였다. 그 결과 삼성 0.5um CMOS 스탠다드 셀 라이브러리를 근거로 산출한 때, 1024 비트 RSA 연산에 대해서 160Mhz의 클럭 주파수로 암호화 시에 15Mbps, 복호화 시에 1.22Mbs의 성능을 가질 것으로 예측되며, 이러한 성능은 지금가지 발표된 국내의의 어느 논문보다도 빠른 RSA 처리 시간이다.

DWT기반 영상 압축기의 다해상도의 통계적 특성을 이용한 실시간 워터마킹 알고리즘 (Real-time Watermarking Algorithm using Multiresolution Statistics for DWT Image Compressor)

  • 최순영;서영호;유지상;김대경;김동욱
    • 정보보호학회논문지
    • /
    • 제13권6호
    • /
    • pp.33-43
    • /
    • 2003
  • 본 논문에서는 이산 웨이블릿 변환(Discrete Wavelet Transform, DWT) 기반의 영상 압축기와 연동하여 동작할 수 있는 실시간 워터마킹 알고리즘을 제안하였다. 제안된 알고리듬은 워터마크 위치 결정을 위한 계산량을 줄이기 위해 이산 웨이블릿 변환의 특징인 부대역간의 에너지 상관도를 이용하여 통계적으로 형성한 룩-업 테이블을 사용한다. 즉, 레벨-1 부대역의 에너지 값에 의해 레벨-3 부대역의 임계치를 룩-업 테이블에서 찾아 그 이상의 계수들에 워터마크를 삽입한다. 따라서 DWT 기반의 영상 압축을 위한 연산에 영향을 미치지 않고 워터마킹을 위한 연산이 병렬적으로 이루어짐으로써 실시간 워터마킹이 가능하다. 또한 손실 압축인 양자화 과정과 허프만 코더에서의 압축율을 고려하여 워터마크를 삽입함으로써 워터마크의 손실과 영상 압축기의 성능을 향상시켰다. 삽입되는 워터마크는 시각적으로 인지가 가능한 특정 로고 형태의 이진 영상을 사용하였다. 본 논문에서 제안되는 기법은 실험 및 결과를 통해서 워터마킹의 요구조건인 강인함(Robustness)과 비인지성(Imperceptibility)를 만족시킴을 확인하였다.

확장 가능형 몽고메리 모듈러 곱셈기 (A Scalable Montgomery Modular Multiplier)

  • 최준백;신경욱
    • 전기전자학회논문지
    • /
    • 제25권4호
    • /
    • pp.625-633
    • /
    • 2021
  • 몽고메리 모듈러 곱셈의 유연한 하드웨어 구현을 위한 확장 가능형 아키텍처를 기술한다. 처리요소 (processing element; PE)의 1차원 배열을 기반으로 하는 확장 가능형 모듈러 곱셈기 구조는 워드 병렬 연산을 수행하며, 사용되는 PE 개수 NPE에 따라 연산 성능과 하드웨어 복잡도를 조정하여 구현할 수 있다. 제안된 아키텍처를 기반으로 SEC2에 정의된 8가지 필드 크기를 지원하는 확장 가능형 몽고메리 모듈러 곱셈기(scalable Montgomery modular multiplier; sMM) 코어를 설계했다. 180-nm CMOS 셀 라이브러리로 합성한 결과, sMM 코어는 NPE=1 및 NPE=8인 경우에 각각 38,317 등가게이트 (GEs) 및 139,390 GEs로 구현되었으며, 100 MHz 클록으로 동작할 때, NPE=1인 경우에 57만회/초 및 NPE=8인 경우에 350만회/초의 256-비트 모듈러 곱셈을 연산할 수 있는 것으로 평가되었다. sMM 코어는 응용분야에서 요구되는 연산성능과 하드웨어 리소스를 고려하여 사용할 PE 수를 결정함으로써 최적화된 구현이 가능하다는 장점을 가지며, ECC의 확장 가능한 하드웨어 설계에 IP (intellectual property)로 사용될 수 있다.