• 마이크로전자및패키징학회지
• /
• 제18권3호
• /
• pp.67-74
• /
• 2011

Keys to high wiring density semiconductor packages include flip-chip bonding and build-up substrate technologies. The current issues are the establishment of a fine pitch flip-chip bonding technology and a low coefficient of thermal expansion (CTE) substrate technology. In particular, electromigration and thermomigration in fine pitch flipchip joints have been recognized as a major reliability issue. In this paper, electromigration and thermomigration in Cu/Sn-3Ag-0.5Cu (SAC305)/Cu flip-chip joints and electromigration in Cu/In/Cu flip chip joints are investigated. In the electromigration test, a large electromigration void nucleation at the cathode, large growth of intermetallic compounds (IMCs) at the anode, a unique solder bump deformation towards the cathode, and the significantly prolonged electromigration lifetime with the underfill were observed in both types of joints. In addition, the effects of crystallographic orientation of Sn on electromigration were observed in the Cu/SAC305/Cu joints. In the thermomigration test, Cu dissolution was accelerated on the hot side, and formation of IMCs was enhanced on the cold side at a thermal gradient of about $60^{\circ}C$/cm, which was lower than previously reported. The rate of Cu atom migration was found comparable to that of electromigration under current conditions.

• 마이크로전자및패키징학회지
• /
• 제13권1호통권38호
• /
• pp.43-49
• /
• 2006

새로운 잔류 기공 추출 공정을 적용하여 Blind via hole(BVH)의 형상에 따라 발생되는 잔류기공 특성, 거동 및 신뢰성평가를 수행하였다. 잔류 기공 추출 공정을 적용한 시편에서는 잔류기공이 완전히 제거 되었으며, 기존 공정으로 제조된 시편에 비하여 40% 수준의 향상된 결과를 나타내었다. BVH의 형상에 관계없이 1.5기압수준으로 약 30초 이상 동안 추출하면 BVH내부의 잔류기공은 제거 되어지며 JEDEC 기준의 신뢰성으로 평가한 결과 BVH내부에 잔류기공은 존재하지 않았다.

• 한국표면공학회지
• /
• 제54권5호
• /
• pp.207-212
• /
• 2021

The mechanical and electrical characteristics can be improved in 3D stacked IC technology which can accomplish the ultra-high integration by stacking more semiconductor chips within the limited package area through the Cu direct bonding method minimizing the performance degradation to the bonding surface to the inorganic compound or the oxide film etc. The surface was treated in a ultrasonic washer using a diamond abrasive to remove other component substances from the prepared cast plate substrate surface. FE-SEM was used to analyze the bonding characteristics of the bonded copper substrates, and the cross section of the bonded Cu conjugates at the sintering junction temperature of 100 ℃, 150 ℃, 200 ℃, 350 ℃ and the pressure of 2303 N/cm² and 3087 N/cm². At 2303 N/cm², the good bonding of copper substrate was confirmed at 350 ℃, and at the increased pressure of 3087 N/cm², the bonding condition of Cu was confirmed at low temperature junction temperature of 200 ℃. However, the recrystallization of Cu particles was observed due to increased pressure of 3087 N/cm² and diffusion of Cu atoms at high temperature of 350 ℃, which can lead to degradation in semiconductor manufacturing.

• 센서학회지
• /
• 제28권1호
• /
• pp.1-6
• /
• 2019

This paper presents an air flow sensor (AFS) based on a polymer thin film. This AFS primarily consists of a polymer membrane attached to a metal-patterned glass substrate and a temperature-sensing element composed of NiCr. These two components were integrated on a single glass substrate. The AFS measures changes in capacitance caused by deformation of the polymer membrane based on the air flow and simultaneously detects the temperature of the surrounding environment. A readout integrated circuit (ROIC) was also fabricated for signal processing, and an ROIC chip, 1.8 mm by 1.9 mm in size, was packaged with an AFS in the form of a system-in-package module. The total size of the AFS is 1 by 1 cm, and the diameter and thickness of the circular-shaped polymer membrane are 4 mm and $15{\mu}m$, respectively. The rate of change of the capacitance is approximately 11.2% for air flows ranging between 0 and 40 m/s.

• 마이크로전자및패키징학회지
• /
• 제26권4호
• /
• pp.55-62
• /
• 2019

Polydimethylsiloxane (PDMS)를 베이스 기판으로 사용하고 이보다 강성도가 높은 flexible printed circuit board (FPCB)를 island 기판으로 사용한 soft PDMS/hard PDMS/FPCB 구조의 강성도 경사형 신축패키지를 형성하고, 이의 탄성특성 및 인장 싸이클과 굽힘 싸이클에 따른 신뢰성을 분석하였다. Soft PDMS, hard PDMS, FPCB의 탄성계수가 각기 0.28 MPa, 1.74 MPa, 2.25 GPa일 때 soft PDMS/hard PDMS/FPCB 신축패키지의 유효 탄성계수는 0.6 MPa로 분석되었다. 0~0.3 범위의 인장 싸이클을 15,000회 인가시 신축패키지의 저항변화률은 2.8~4.3% 이었으며, 굽힘반경 25 mm의 굽힘 싸이클을 15,000회 인가시 저항변화률은 0.9~1.5% 이었다.

• 자원리싸이클링
• /
• 제32권6호
• /
• pp.3-9
• /
• 2023

LED 조명 모듈의 재활용을 위해 LED 패키지-PCB로 분리하고 선별하기 위한 분리장치를 제작하였고, 제작된 장비를 이용하여 부품분리실험을 진행하였다. 또한 분리된 LED 모듈과 패키지로부터 접착성분을 수거하여 분석을 진행하였다. 분리장비 제작을 위해 LED 패키지-PCB 분리 기초실험을 진행하였으며 분리에 필요한 최적조건으로 250 ℃이상의 온도조건, 20분 이상의 체류시간이 필요하다 판단하였다. 이러한 결과를 바탕으로 제작된 분리장비를 이용한 LED 패키지-PCB 분리실험은 온도 변화(150, 200, 250 ℃), 체류시간(5, 10, 20분)의 조건변화에 따른 분리율을 확인하였으며 최적 분리 조건을 도출하였다. 또한 시료의 기판의 종류(알루미늄, 유리섬유) 및 접착물질의 두께(0.25~0.30, 0.30~0.35 mm)별 분리 효율을 확인하였다. 최적조건으로 반응 온도 250 ℃, 체류시간 20분에서 기판의 종류엔 상관없이 접착물질의 두께 0.25~0.30mm에서 97.5% 분리를 확인하였다. 분리된 LED 패키지와 PCB로부터 잔류 접착물질을 수거하여 분석한 결과 Sn이 95% 이상 존재하는 것을 확인하였으며 5% 미만의 Cu, Ag가 확인되었다.

• 마이크로전자및패키징학회지
• /
• 제31권3호
• /
• pp.72-79
• /
• 2024

2.xD 패키지 구조에서 고속, 고대역폭 실현을 위해 인터포저 (Interposer) 혹은 브리지 다이와 이종 칩 간 접합 공정에 높은 기술력을 요하는 공법이 연구되고 있다. 특히 접합면 연삭 (Grinding) 공정은 그 핵심 기술에 속한다. Cu layer를 포함한 인터포저나 브리지 다이를 기판에 접합한 후 Cu처럼 전기적 연결이 가능한 금속 소재를 연삭 공정으로 노출하여 이종 칩을 서로 연결하는 방식은 종래의 패키징 기술을 그대로 활용하는 공법이다. 다만, 2.xD 패키지처럼 미세 범프의 대량 접합 공정에서 양산 가능한 수율과 품질을 충족하려면 높은 정밀도를 기반으로 한 공법 개발이 요구된다. 본 논문에서는 2.xD 패키지 구조의 이종 칩 접합을 위한 다중 가공물 연삭 과정에서 연삭 휠의 입도를 변수로 하여 패키지 연삭을 진행하였고, 노출된 가공물의 표면 양상 및 접합 특성에 관해 연구하였다. 본 연구의 고찰을 통해 고품질 접합을 위한 연삭 공정을 최적화하여 첨단 패키징 기술 발전에 기여할 수 있을 것이라 기대한다.

• Journal of electromagnetic engineering and science
• /
• 제10권3호
• /
• pp.150-157
• /
• 2010

We proposed a $4{\times}8$ array antenna with aperture-coupled patch antenna elements. The antenna was designed for 60 GHz operation and fabrication on the low-temperature cofired ceramic(LTCC) substrate($\varepsilon_r$=5.8). The feedline with the stub was designed to enhance the radiating element bandwidth and the transition characteristics between the waveguide (WG) and microstrip line(MSL). Through the optimization of the antenna and feedline geometry, the antenna gain and the performance of the 10 dB bandwidth were 20.2 dBi and 13 % up, respectively. The measured results agreed with the simulated ones.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2004년도 국제표면실장 및 인쇄회로기판 생산기자재전:전자패키지기술세미나
• /
• pp.37-59
• /
• 2004

In the case of Ni/Au finished pad on the package side, the solder joint of SnAgCu system can bring brittle fracture under impact load such as drop test. Therefore, it's difficult to prevent the brittle fracture of lead-free solder, by controlling Cu content. The failure locus existing on the interface between $(Ni,Cu)_3Sn_4\;and\;(Cu,Ni)_6Sn_5$ IMC layers must be changed to other site in order to avoid brittle fracture due to impact load. It was not found any clear evidence that there were two IMC layers exist. But it was strongly assumed these were two layers which have different Cu-Ni composition. From the above analysis it was assumed that Cu atom in the solder alloy or substrate seemed to affect IMC composition and cause to IMC brittle fracture.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2006년도 SMT/PCB 기술세미나
• /
• pp.1-14
• /
• 2006

[ $\blacklozenge$ ] PCB에 있어서 Embedded passive 는chip을 직접 내장하는 방법과 특별한 특성을 갖는 재료 및 공법을 사용하여 chip 응 대치하는 방법이 있다. $\blacklozenge$ Embedded passive PCB가 적용될 수 있는 유력한 적용 분야는 소형화가가 요구되는 분야와 고속 특성이 요구되는 분야를 들 수 있고, 따라서, Module, SOP/SIP, Package substrate 등이 우선적으로 적용될 수 있는 분야다. $\blacklozenge$ Embedded capacitor를 적용한 경우, 일반적인 chip capacitor를 적용한 경우보다 더 좋은 전기적인 특성(SRF, Q)을 얻을 수 있으며, solder joint 등의 영향을 포함하면 더욱 좋은 특성이 얻어질 수 있다. $\blacklozenge$ Embedded passive 의 상용화를 위해서, 공차를 관리하는 방법의 개발과 공차에 대한 합리적인 규격을 설정하는 것이 우선 과제이다. $\blacklozenge$ Embedded resistor 의 경우, Laser trim을 적용하여 ${\pm}\;5\%$ 또는 그 이하의 공차를 실현할 수 있고, $30\;K\Omega/sq$. 의 고저항의 적용까지 가능하다. $\blacklozenge$ 고속 신호에서의 noise 감소, module, SIP/SOP 의 소형화를 실현하는데 Embedded passive(혹은 active)PCB 가 기여 할 수 있을 것이고, 이를 위하여 Set 업체, PCB 업체, 재료 업체간의 지속적인 협조가 필요할 것이다.