• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.165-165
• /
• 2009

현재 반도체나 이동통신 분야는 사용자의 요구에 따라 PCB의 회로선폭이 갈수록 좁아지고 있다. 이러한 정밀 부품을 제조하기 위한 제조공정에서 각광받기 시작한 기술 중 하나가 대기압 플라즈마 기술이다. 본 연구에서는 미세패턴 형성이 가능한 에폭시 본딩 필름위에 무전해 도금공정을 통한 패턴 도금법을 이용하여 패턴을 형성하였고, 형성된 패턴에 대기압 플라즈마 처리 횟수에 따른 접촉각(Contact Angle)과 Peel Strength의 변화를 분석하였다. 또한 에폭시 본딩 필름을 이용한 Build-up공정을 거쳐 Micro Via를 형성하여 대기압 플라즈마 처리 횟수에 따른 Via 표면을 분석하였다. 대기압 플라즈마 기술은 진공식에 비해 소규모 장비를 이용한 전처리가 가능하고, 초기 설비비용을 절감하는데 탁월한 효과가 있어 널리 사용하는 기술 중 하나이다. 이 연구를 통하여 대기압 플라즈마 처리 횟수에 따른 표면에너지의 변화로 인한 접촉각이 좋아지는 것을 알 수 있으며, 대기압 플라즈마 처리를 한 패턴표면이 친수성으로 변하면서 현상된 드라이 필름 사이로 도금액이 원활히 공급되어서 미세패턴 모양이 우수하게 구현되었음을 알 수 있었다. 또한 Via Filling에도 뛰어난 효과가 있었음을 확인할 수 있었다.

• 한국통신학회논문지
• /
• 제35권4A호
• /
• pp.408-416
• /
• 2010

플립 칩(Flip-Chip) 본딩을 적용하는 광 송신용 모듈에서 구동 IC(Driver IC)와 VCSEL(Vertical Cavity Surface Emitting Laser) 사이의 전송선에서 반사특성을 개선시키기 위한 덤벨 형태의 CPW 전송선 구조를 제안하였다. 제안된 구조는 반사특성을 개선시키기 위하여 기판 측면의 플립 칩 본딩 구조에 그라운드 더미 솔더 볼을 이용하여 CPW 전송선 구조를 유지하였고, 덤벨 형태의 CPW 전송선으로 설계하여 반사특성을 개선시켰다. 시뮬레이션 결과, 덤벨형태의 CPW 전송선의 반사 특성이 일반적인 CPW 전송선보다 13 dB 정도 우수한 것으로 나타났으며, CPW 전송선의 형태를 유지시키는 더미 그라운드 솔더 볼이 있을 때 4 dB 정도 반사특성이 개선되었다. 구동 IC 와 VCSEL의 임피던스 변화에 기인하는 전송선의 입출력 임피던스의 변화에 따른 반사특성의 변화율은 ${\pm}2.5\;dB$ 정도로 나타났다.

• 마이크로전자및패키징학회지
• /
• 제26권3호
• /
• pp.63-69
• /
• 2019

전자부품에 대한 보드실장은 아직까지 솔더를 이용한 접합기술을 주로 이용하고 있다. 그러나, 솔더의 크? 및 피로특성으로 인한 접합부 내구한계로, 자동차 전장모듈에서는 반영구적인 접합기술인 프레스 핏(Press-fit) 접합기술 적용을 확대하고 있다. 프레스 핏 접합은 프레스 핏 금속단자를 보드내 쓰루 홀(Through hole)에 기계적으로 삽입하여 체결하는 접합기술로써, 적절한 금속단자의 소성변형으로 쓰루 홀 내부 표면접합을 밀착시킴으로써 강건한 접합을 유도한다. 본 논문에서는 보드내 쓰루 홀 크기 및 표면처리에 따른 프레스 핏 접합 특성 및 신뢰성을 솔더링과 함께 비교하기 위해, 보드 쓰루 홀 크기에 따른 삽입강도 및 삽발강도를 평가하였으며, 열충격 시험을 통한 실시간 저항변화를 통해 프레스 핏 및 솔더링 접합부의 저항변화를 관찰하였다. 또한, 각 접합부위 분석을 통한 프레스 핏 및 솔더링 접합열화를 분석하여 주요 파손모드를 고찰하고자 하였다.

• 한국신뢰성학회:학술대회논문집
• /
• 한국신뢰성학회 2002년도 정기학술대회
• /
• pp.123-129
• /
• 2002

본 논문에서는 Regulator IC의 불량원인 규명을 통해 반도체 고장분석 방법 및 개선사례를 소개하고자 한다. 고장분석에 사용된 반도체 Package는 8Pin MSOP(Mini Small Outline Package)로, 시장 불량품을 분석한 결과 Regulator IC의 Stitch Bond에 Heel Crack이 발생하여 불안정한 출력을 발생시킴을 알 수 있었다. Stitch Bond Heel Crack의 원인은 Lead Frame부의 박리(Delamination)에 의해 열이나 진동 등의 외부 Stress가 직접 Stitch Bond에 가해져 Crack이 발생된 것으로, Reflow 재현시험을 통해 확인 할 수 있었다. 박리 발생에 의한 Stitch Bond Heel Crack 방지 대책으로 첫째, Bonding Type을 Stitch Bond 에서 Ball Bond로 변경하여 강도를 개선하고 둘째, PCB Layout 변경을 통해 외력이 직접 Regulator IC에 가해지지 않도록 하였다. 개선 결과 현재까지 시장에서 동일 불량은 발생하지 않았다.

• Journal of Welding and Joining
• /
• 제17권1호
• /
• pp.77-81
• /
• 1999

Through-hole PCB(Printed Circuit Board) was soldered by flow soldering process using cleaning or noncleaning fluxes. Preheating temperature and conveyor speed were changed in the range of 323∼413K and 0.3∼2m/min respectively. The soldered joints were tensile tested in order to evaluated bonding strength. As experimental results, relatively high tensile fracture load, 120∼140N, were obtained in case of preheating temperature of 383K, and conveyor speed was 0.6∼1.0 m/min. Fractured surfaces of higher tensile strength show some dimple area, while those of lower tensile fracture load show brittle fracture.

• 청정기술
• /
• 제19권2호
• /
• pp.84-89
• /
• 2013

무전해 니켈 팔라듐 금 표면처리 공정의 도금 번짐 불량의 근본적인 원인을 이해하고 이를 해결하기 위한 방법을 제시하였다. 이에 계산화학을 이용하여 공정을 정성적으로 설명하고 이를 바탕으로 가정을 검증하기 위한 실험을 계획하였다. 도금 번짐으로 발전되는 고분자 레진 위의 팔라듐 시드의 핵 생성을 막는 것에 초점을 맞추어 고분자 레진과 화학적으로 결합력이 약한 $PdCl_2$ 팔라듐 촉매를 도입하였으며 이 촉매가 수용액 중에서 추가적인 가수분해 반응으로 더 안정한 $Pd(OH)_2$를 형성함으로써 고분자 레진 위에 팔라듐 시드의 원천으로 작용하지 않도록 염산(HCl)의 농도를 높이거나 팔라듐 활성화 공정의 온도를 낮추어 보았다. 계산화학은 매 단계 실험의 이론적인 근거를 제시해 주었으며 실험 결과를 해석하는 데 큰 도움을 주었다. 이와 같이 실험과 이론을 접목시킨 본 연구의 접근법은 관련 공정에서 매우 유용하게 활용될 수 있을 것으로 기대된다.

• 대한용접접합학회:학술대회논문집
• /
• 대한용접접합학회 2009년 추계학술발표대회
• /
• pp.81-81
• /
• 2009

최근 휴대폰, 노트북 등과 같은 소형 멀티미디어 기기의 사용이 증가함에 따라 전자 패키징 산업은 경박단소화를 요구하고 있습니다. 더불어 전기적 신호의 손실을 줄이기 위해 전기, 전자산업체에서는 가볍고 굴곡성이 우수한 연성인쇄회로기판(Flexible Printed Circuit Board, FPCB)과 가격이 싸고 신뢰성이 입증된 경성인쇄회로기판(Rigid Printed Circuit Board, RPCB)의 전극간 접합에 많은 관심을 보이고 있습니다. 기존에 연성인쇄회로기판과 경성인쇄회로기판을 접합하는 방식으로는 connector를 이용한 체결법이 사용되고 있지만 완성품의 부피가 커지고 자동화 공정이 힘들며 I/O 개수가 제한적이어서 신호전달에 취약한 단점이 있습니다. 또한, 최근 FPCB를 RPCB에 접합하는데 interconnection으로 이방성 도전 필름(Anisotropic conductive film, ACF) 또는 비전도성 필름(Non-conductive film)이 널리 사용되고 있습니다. 하지만 필름의 가격이 비싸고, 낮은 전기 전도도를 보이며, 신뢰성 특성이 낮다는 단점을 가지고 있습니다. 본 실험에서는 기존의 connector 방식과 접착 필름을 이용한 방식을 대체하기 위하여 솔더를 interlayer로 이용하여 열과 압력으로 접합하는 방법에 대하여 연구하였습니다. 실험에 사용된 솔더의 조성은 Sn-3.0Ag-0.5Cu (in wt%)이고, RPCB와 FPCB의 표면처리는 ENIG로 하였습니다. 접합 온도와 접합 시간에 따라 최적의 접합 조건을 도출하고자 하였고, 접합된 시편을 가지고 신뢰성 테스트를 진행하였습니다. $85^{\circ}C$/85% 고온고습 시험과 고온 방치 시험을 통하여 접합부의 신뢰성을 테스트 하였고, 90도 Peel test로 기계적 접합 강도를 측정하였고, 파괴 단면을 Scanning Electron Microscopy (SEM), Energy-dispersive spectroscopy (EDS), X-ray photoelectron spectroscopy (XPS)로 분석하였습니다.

• 대한용접접합학회:학술대회논문집
• /
• 대한용접접합학회 2005년도 춘계학술발표대회 개요집
• /
• pp.54-56
• /
• 2005

Ultrasonic soldering using of Si-wafer to FR-4 PCB atroom temperature was investigated. Sn3.5Ag foil rolled $100{\mu}m$ was used for solder. The UBM of Si-die was Cu/ Ni/ Al from top to bottom and its thickness was $0.4{\mu}m$, $0.4{\mu}m$, $0.3{\mu}m$ respectively. Pad on FR-4 PCB comprised of Au/ Ni/ Cu from top to bottom and its thickness was $0.05{\mu}m$, $5{\mu}m$, $18{\mu}m$ respectively. The ultrasonic soldering time was changed from 0.5sec to 3.0sec and its power 1400W. As experimental result, reliable bond joint by ultrasonic at room temperature was obtained. The shear strength increased with soldering time up to 2.5 sec. That means at 2.5sec, the shear strength showed maximum rate of 65.23N. The strength decreased to 33.90N at 3.0 sec because the cracks generated along the intermetallic compound between Si-wafer and Sn-3.5mass%Ag solder. intermetallic compound produced by ultrasonic between the solder and the Si-die was $(Cu, Ni)_{6}Sn_{5}$ and the intermetallic compound between solder and pad on FR-4 was $(Ni, Cu)_{3}Sn_{4}$.

• 대한기계학회논문집A
• /
• 제28권9호
• /
• pp.1408-1414
• /
• 2004

The use of flip-chip technology has many advantages over other approaches for high-density electronic packaging. ACF (anisotropic conductive film) is one of the major flip-chip technologies, which has short chip-to-chip interconnection length, high productivity, and miniaturization of package. In this study, thermal fatigue lift of ACF bonding flip-chip package has been predicted. Elastic and thermal properties of ACF were measured by using DMA and TMA. Temperature dependent nonlinear hi-thermal analysis was conducted and the result was compared with Moire interferometer experiment. Calculated displacement field was well matched with experimental result. Thermal fatigue analysis was also conducted. The maximum shear strain occurs at the outmost located bump. Shear stress-strain curve was obtained to calculate fatigue life. Fatigue model for electronic adhesives was used to predict thermal fatigue life of ACF bonding flip-chip packaging. DOE (Design of Experiment) technique was used to find important design factors. The results show that PCB CTE (Coefficient of Thermal Expansion) and elastic modulus of ACF material are important material parameters. And as important design parameters, chip width, bump pitch and bump width were chose. 2$^{nd}$ DOE was conducted to obtain RSM equation far the choose 3 design parameter. The coefficient of determination ($R^2$) for the calculated RSM equation is 0.99934. Optimum design is conducted using the RSM equation. MMFD (Modified Method for feasible Direction) algorithm is used to optimum design. The optimum value for chip width, bump pitch and bump width were 7.87mm, 430$\mu$m, and 78$\mu$m, respectively. Approximately, 1400 cycles have been expected under optimum conditions. Reliability analysis was conducted to find out guideline for control range of design parameter. Sigma value was calculated with changing standard deviation of design variable. To acquire 6 sigma level thermal fatigue reliability, the Std. Deviation of design parameter should be controlled within 3% of average value.

• 한국광학회지
• /
• 제24권6호
• /
• pp.342-346
• /
• 2013

고출력 LED 패키지의 방열 특성 향상을 위하여, 다이 접합부에 실리콘 접착제와 금속 패턴의 병렬 접합 구조를 적용하여 열 유동 해석을 수행하였다. 그 결과, LED 칩에서 발생한 열은 주로 금속 패턴 구조물을 통해 기판으로 효과적으로 전달되고 있으나, 패턴 구조물의 크기에 따라 효율의 차이가 있음을 확인하였고, 그 효과를 정량화하기 위해 정규화 길이를 도입하여 칩과 금속 패턴 구조물의 면적에 따른 열 저항을 비교하였다. 정규화 길이가 길어지면 금속 패턴 구조물에 의한 열 우회 경로가 칩에 고르게 분포하여 열 저항이 감소하였으며, 그 값은 단순 병렬 열 저항 이론 값보다 다소 큰 수치로 수렴하지만, 충분한 열 저항 개선 효과를 얻을 수 있었다.