• 제목/요약/키워드: OpenGL|ES

검색결과 56건 처리시간 0.023초

구글 탱고 플랫폼에서의 실내 3차원 지도 취득 및 증강 내비게이션 구현 (3D Map Acquisition and AR Navigation on Google Tango Platform)

  • 김만정;이혜진;박인규
    • 한국방송∙미디어공학회:학술대회논문집
    • /
    • 한국방송∙미디어공학회 2016년도 추계학술대회
    • /
    • pp.157-158
    • /
    • 2016
  • 본 논문에서는 구글 탱고 플랫폼을 이용한 실내 3차원 지도 취득과 이를 이용한 증강 내비게이션을 구현하는 방법을 제시한다. 취득한 3차원 지도는 가공을 통해 서버로 전송된다. 내비게이션은 초기 위치를 QR 코드로 파악하고 목적지와의 관계를 통해 가속도 센서와 방향 센서를 사용하여 올바른 길로 인도한다. 증강현실을 구현하기 위해 길 안내화면은 기기의 카메라를 통해 현실을 배경으로 하였고, OpenGL ES 라이브러리를 활용하여, 직진, 좌회전, 우회전 총 세 개의 화살표를 렌더링 한 후 카메라위에 중첩하였다. 증강 내비게이션을 통해 사용자는 스마트폰의 화면만 보고 실내에서 안전하게 장애물을 피하며 빠르게 목적지까지 도착할 수 있게 된다.

  • PDF

Design of Pipelined Floating-Point Arithmetic Unit for Mobile 3D Graphics Applications

  • Choi, Byeong-Yoon;Ha, Chang-Soo;Lee, Jong-Hyoung;Salclc, Zoran;Lee, Duck-Myung
    • 한국멀티미디어학회논문지
    • /
    • 제11권6호
    • /
    • pp.816-827
    • /
    • 2008
  • In this paper, two-stage pipelined floating-point arithmetic unit (FP-AU) is designed. The FP-AU processor supports seventeen operations to apply 3D graphics processor and has area-efficient and low-latency architecture that makes use of modified dual-path computation scheme, new normalization circuit, and modified compound adder based on flagged prefix adder. The FP-AU has about 4-ns delay time at logic synthesis condition using $0.18{\mu}m$ CMOS standard cell library and consists of about 5,930 gates. Because it has 250 MFLOPS execution rate and supports saturated arithmetic including a number of graphics-oriented operations, it is applicable to mobile 3D graphics accelerator efficiently.

  • PDF

모바일 벡터 그래픽 프로세서용 역코사인 함수의 하드웨어 설계 (Hardware Design of Arccosine Function for Mobile Vector Graphics Processor)

  • 최병윤;이종형
    • 한국정보통신학회논문지
    • /
    • 제13권4호
    • /
    • pp.727-736
    • /
    • 2009
  • 본 논문에서는 모바일 벡터 그래픽 가속기용 역코사인 연산 회로를 설계하였다. 모바일 그래픽스 응용은 기존 데스크 톱 컴퓨터에 비해 면적, 연산 시간, 전력 소모와 정밀도 측면에서 제약이 크다. 설계한 역코사인 함수 회로는 연산시간과 정밀도 조건을 만족하기 위해 IEEE 표준 부동 소수점 데이터 형식을 사용하며, 계수 테이블을 사용하는 2차 다항식 근사 기법을 채택하였으며, 하드웨어 공유 기법을 통해 면적을 감소시켰다. 역코사인 회로는 약 15,280개의 게이트로 구성되며, $0.35{\mu}m$ CMOS 공정 조건에서 약 125 Mhz의 동작 주파수를 가진다. 7개의 클록 사이클에 역코사인 함수를 구현하므로, 설계된 회로는 약 17.85 MOPS의 연산 성능을 갖고 있어서 OpenVG 프로세서에 적용이 가능하다. 또한 융통성 있는 구조 특성으로 설계된 회로는 ROM 내용의 교체와 속규모의 하드웨어 변경을 통해 지수함수, 삼각함수, 로그 함수와 같은 다른 초월함수에 적용이 가능하다.

DMB에서 3D 데이터 콘텐츠를 위한 MPEG-4 BIFS의 프로파일에 대한 분석 (Analysis for MPEG-4 BIFS profile Of 3D data contents on DMB)

  • 임현정;김소양;최윤철;임순범
    • 한국HCI학회:학술대회논문집
    • /
    • 한국HCI학회 2006년도 학술대회 1부
    • /
    • pp.1271-1276
    • /
    • 2006
  • DMB 데이터 표준화 위원회는 기존의 방송과 차별화 된 서비스를 제공하기 위하여 MPEG-4 BIFS Core 2D @ Level 1 을 지상파 DMB 데이터 표준으로 선택하였다. 그러나 MPEG-4 BIFS Core 2D @ Level 1 은 비디오 객체 위에 간단한 2D 도형을 오버레이하는 정도의 기능만을 제공하고 있어서, 아직은 DMB 데이터 표준에 3D 데이터 표현에 대한 내용을 포함하고 있지 않다. 따라서 본 논문에서는 향후 DMB 용 데이터 콘텐츠에서 3D 그래픽스를 활용한 멀티미디어 콘텐츠 개발이 가능하도록 3D 그래픽스 표현을 위한 프로파일을 제시하고자 한다. 방송의 새로운 영역인 모바일 환경에서의 BIFS 활용을 위하여 본 연구에서는 MPEG-4 BIFS 의 3D 노드들을 기반으로 모바일 환경에 적합한 노드들을 추려서 프로파일을 구성하였다. 이를 위해 콘텐츠 제작 시 노드 사용 빈도 및 각 노드별 리소스 사용 정도를 조사하였고, 모바일에서 그래픽스 객체 표현을 위한 언어인 OpenGL|ES, JSR184, Mobile Direct3D 등의 표준과 BIFS 표준을 비교 분석하였다. 이러한 조사 내용을 바탕으로 BIFS 3D 노드들 중에서 DMB 용 3D 콘텐츠 구현에 적합한 노드들을 분석하였으며 프로파일 검증을 위한 테스트 콘텐츠를 작성하였다. 향후 멀티미디어 콘텐츠는 다양한 3D 그래픽스 기술의 활용이 예상되므로 이와 같은 연구를 통해 DMB 환경에서도 3D 그래픽스를 객체를 표현이 가능하게 된다면, 다양한 데이터 콘텐츠 개발을 위한 발판이 되어 향후 데이터 방송 활성화에 기여할 수 있을 것이라 기대된다.

  • PDF

3차원 그래픽프로세서용 특수 목적 연산장치의 하드웨어 설계 (Hardware Design of Special-Purpose Arithmetic Unit for 3-Dimensional Graphics Processor)

  • 최병윤
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2011년도 춘계학술대회
    • /
    • pp.140-142
    • /
    • 2011
  • 본 논문에서는 모바일 그래픽프로세용 특수목적 연산 회로를 설계하였다. 특수목적 연산회로(SFU)는 6개의 연산, 즉, $1/{\chi}$, $\frac{1}{{\sqrt{x}}$, $log_2x$, $2^x$, $sin(x)$, $cos(x)$를 지원한다. 특수목적 연산 회로는 높은 정밀도 조건을 만족하기 위해 IEEE 표준 부동 소수점 형식을 사용하는 2차 다항식 minimax 알고리즘을 사용하였으며, 높은 연산 성능을 위해 5-단 파이프라인 구조를 갖고 있다. 설계한 특수목적 연산회로 는 65nm 삼성 CMOS 표준셀 공정 조건에서 약 23,000개의 게이트로 구성되며, 약 400 Mhz의 동작 주파수를 가진다. 설계된 회로는 파이프라인 구조로 동작하므로 약 400 MOPS(Million Operations Per Second)의 연산 성능을 갖고 있어서, 고성능 3차원 그래픽 프로세서에 적용이 가능하다.

  • PDF

휴대형 3D 그래픽 가속기를 위한 저전력/저면적 산술 연산기 회로 설계 (A Design of Low-power/Small-area Arithmetic Units for Mobile 3D Graphic Accelerator)

  • 김채현;신경욱
    • 한국정보통신학회논문지
    • /
    • 제10권5호
    • /
    • pp.857-864
    • /
    • 2006
  • 본 논문은 휴대형 3D그래픽 가속기를 위한 벡터 처리기, 누승기, 제산기 및 제곱근기 회로 설계에 관하여 기술한다. 설계된 연산기는 부동소수점 대신 OpenGL/ES에서 권장하는 16.16 고정 소수점 방식을 사용하여 모바일 환경에서 저전력/저면적으로 동작하도록 하였다. 벡터 처리기는 RB 수체계 기반으로 설계되었으며 일반적인 4개의 승산기와 3개의 가산기로 구현한 방식에 비해 30%의 동작성능이 향상됐고, 10%의 면적 감소를 이루었다. 누승기, 제산기 및 제곱근기는 로그 수체계 기반으로 설계되었으며 이진수-로그 변환 시 룩업 테이블을 사용하지 않고 6-영역의 근사화 방법을 이용한 조합회로로 구현하였다. 누승기, 제산기 및 제곱근기는 일반적인 룩업 테이블로 구현한 방식과 비교하여 면적이 대폭 감소되었다.