• 한국지능시스템학회논문지
• /
• 제16권5호
• /
• pp.627-634
• /
• 2006

CMOS 인버터 특성곡선의 기울기를 조절하는 방법과 y축으로 이동할 수 있는 방법을 제안하였다. 기울기의 변경과 y축으로 이동은 트랜지스터의 문턱 값을 조절하는 방법을 사용하였다. 그리고 특성곡선의 중심에서는 두 트랜지스터 모두 포화영역에 머물러 있음에 착안하여, 단극성 뉴런의 특성곡선을 만드는 방법을 제안하였다. 제안된 방법은 회로레벨의 시뮬레이션을 통해 검증하였으며, 회로레벨의 시뮬레이션은 OrCAD사의 PSpice(Professional Simulation Program with Integrated Circuit Emphasis)를 사용하였다.

• 전자공학회논문지 IE
• /
• 제46권1호
• /
• pp.16-22
• /
• 2009

펄스형 신경세포를 구현하기 위하여 호지킨-헉슬리 모델을 참조하여 $0.5{\mu}m$ CMOS 공정을 이용한 집적회로를 설계하고 칩 제작하였다. 펄스형 단위 신경세포는 취합기능을 갖는 입력단과 임계값이상에서 신호발생을 일으키는 펄스생성회로로 구성된다. 입력단을 입력전류신호를 취합하는 범프회로, 펄스생성회로는 몇 개의 트랜스콘덕터와 커패시터 전하공급기능을 갖는 부성저항회로로 이루어진다 SPICE 모의실험결과 임계신호전류 70 nA이상에서 펄스생성이 일어남을 확인하였고, 제작된 칩을 5V 조건하에서 측정하여 모의실험결과와 비교분석하였다.

• 전기전자학회논문지
• /
• 제7권2호
• /
• pp.135-143
• /
• 2003

본 논문에서는 다치논리(Multiple-Valued Logic : MVL)를 위한 데이터 변환기의 설계방법에 대해서 논의한다. 3.3 v의 단일 전원의 4 디지트의 CMOS 아날로그 4치 변환기(Analog to Quaternary Converter : AQC)와 4치 아날로그 변환기(Quaternary to Analog Converter)를 뉴런모스를 사용한 다운리터럴회로(Down-Literal Circuit : DLC)를 사용하여 설계하였다. 뉴런모스 다운리터럴회로는 제안된 AQC와 QAQ가 4개의 전압 레벨값을 출력과 입력으로 사용하게 하며, 소자의 다중 문턱전압 특성을 갖게한다. 제안된 AQC -QAC 회로는 구조면에서 전전력 소모의 특성을 갖는다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2001년도 ICCAS
• /
• pp.157.6-157
• /
• 2001

We estimated various neuron functions to construct of engineering neurons, which are the combination of sigmoid, linear, sine, quadric, double/single bended, soft max/minimum functions. These combinations are estimated by the property on the potential surface between the learning points, calculation speed, and learning convergence; because the surface depends on the inference ability of a neuron system; and speed and convergence are depend on the efficiency on the points of engineering applications. After the evaluating discussions, we can select more appropriate combination than original sigmoid function´s, which is single bended function and linear one. The combination ...

• 한국항행학회논문지
• /
• 제15권2호
• /
• pp.256-263
• /
• 2011

뉴런의 신경임펄스는 뉴런이나 축삭 자신의 자극에 의하여 유도되며, 이 자극전압이 임계치 이하이면 뉴런의 전도거리와 전도시간에 따라 지수함수적으로 감쇠된다. 이러한 현상은 전기회로에서의 전도현상과 매우 유사한 형태이므로 전기적인 등가회로를 이용하여 해석할 수 있다. 따라서 본 논문에서는 뉴런의 전기적인 각종 파라미터를 구한 후 전기회로의 분포정수회로 이론을 적용하여 자극전도 현상을 해석하였다.

• 센서학회지
• /
• 제27권1호
• /
• pp.64-67
• /
• 2018

A new CMOS neuron circuit for implementing bistable synapses with spike-timing-dependent plasticity (STDP) properties has been proposed. In neuromorphic systems using STDP properties, the short-term dynamics of the synaptic efficacies are governed by the relative timing of the pre- and post-synaptic spikes, and the efficacies tend asymptotically to either a potentiated state or to a depressed one on long time scales. The proposed circuit consists of a negative shifter, a current starved inverter and a schmitt trigger designed using 0.18um CMOS technology. The simulation result shows that the proposed circuit can reduce the total size of neurons, and the spike energy of the proposed circuit is much less compared to the conventional circuits.

• PNF and Movement
• /
• 제5권1호
• /
• pp.57-66
• /
• 2007

This review discusses the development of muscle receptors, in particular, that of muscle sensory neurons and monosynaptic stretch reflex circuit. The development of muscle sensory neurons and monosynaptic stretch reflex requires a series of steps including expression of neurotrophic transcriptional factors and their receptor. The monosynaptic stretch reflex circuit is unique neuronal circuit system, and highly precise synaptic connection systems. Thus, coordination of sensory-motor function in muscle receptors depend on the expression of distinct classes of molecular cues, and on the formation of selective synaptic connections between sensory-motor neurons and their target muscle. Recent neurotrophic and transcription factor expression studies have expanded our knowledge on how muscle sensory neuron is formed, and how sensory-motor system is developed.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -1
• /
• pp.191-194
• /
• 2000

A level of integration will increase, if the number of elements of the circuit can be reduced. We aim to design the circuit of the new system for any further integration by using Neuron MOS Transistor. In this paper, we consider to introduce Soft-Hardware Logic and multiple-valued logic to the design methods for reducing the number of elements and inner wiring. We have designed 4-valued add-subtracter circuit using above logic. We discuss the design methods, features, and characteristics of this circuit by SPICE simulation.

• 전기전자학회논문지
• /
• 제8권2호
• /
• pp.172-180
• /
• 2004

본 논문에서는 다치 논리회로를 구현하는 방식 중 전압 모드 방식에서 $neuron(\nu)MOS$ Down-literal circuit(DLC)의 다중 문턱전압 성질을 이용하여 유한체 $GF(3^m)$상에서 모든 항의 계수가 존재하는 기약 다항식에 대한 승산 알고리즘(AOTP)을 적용한 병렬 입-출력 모듈 구조의 승산기의 회로를 제안하였다. 3치 입력 신호가 인가되는 승산기는 뉴런모스 DLC를 이용하여 모듈화되고, 모듈에서 변환된 3치 입력 신호를 Pass 게이트를 통해서 선택하는 방식으로 승산 및 가산 게이트를 구현하였다. 설계된 승산기의 회로들은 +3V의 단일 공급 전원에서 $0.35{\mu}m$ N-well double-poly four-metal CMOS 공정의 모델 파라미터를 사용하여 모의실험이 수행되었다. 모의실험 결과를 통하여 승산기는 샘플링 레이트가 3MHz, 소비전력은 $4{\mu}W$, 출력은 ${\pm}0.1V$이내의 전압레벨을 유지하는 것을 알 수 있다.

• BMB Reports
• /
• 제48권4호
• /
• pp.229-233
• /
• 2015

The central nervous system (CNS) controls food intake and energy expenditure via tight coordinations between multiple neuronal populations. Specifically, two distinct neuronal populations exist in the arcuate nucleus of hypothalamus (ARH): the anorexigenic (appetite-suppressing) pro-opiomelanocortin (POMC) neurons and the orexigenic (appetite-increasing) neuropeptide Y (NPY)/agouti-related peptide (AgRP) neurons. The coordinated regulation of neuronal circuit involving these neurons is essential in properly maintaining energy balance, and any disturbance therein may result in hyperphagia/obesity or hypophagia/starvation. Thus, adequate knowledge of the POMC and NPY/AgRP neuron physiology is mandatory to understand the pathophysiology of obesity and related metabolic diseases. This review will discuss the history and recent updates on the POMC and NPY/AgRP neuronal circuits, as well as the general anorexigenic and orexigenic circuits in the CNS. [BMB Reports 2015; 48(4): 229-233]