• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 가을 학술발표논문집 Vol.29 No.2 (3)
• /
• pp.571-573
• /
• 2002

네트워크 관련 기술들이 테라급으로 급속히 발전하고 있는데 비해, 상대적으로 네트워크의 발전 속도에 뒤지고 있는 네트워크 침입 탐지 시스템의 성능 향상을 위해서, 기존의 소프트웨어 방식으로 구현된 침입 탐지 시스템을 고속의 패킷 처리에 뛰어난 성능을 가지고 있는 네트워크 프로세서를 이용하여 재설계 및 구현하였다. 네트워크 침입 탐지 시스템에서 대부분의 수행시간을 차지하는 네트워크 패킷을 분류하고, 이상 패킷을 탐지하는 기능을 인텔의 IXP1200 네트워크 프로세서의 마이크로엔진이 고속으로 패킷을 처리하게 함으로써 네트워크 침입 탐지 시스템의 성능 향상을 도모하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 추계학술대회 논문집 학회본부 B
• /
• pp.533-536
• /
• 1998

The intent of this paper is to describe a neural network structure called dynamic neural processor(DNP), and examine how it can be used in developing a learning scheme for computing robot inverse kinematic transformations. The architecture and learning algorithm of the proposed dynamic neural network structure, the DNP, are described. Computer simulations are provided to demonstrate the effectiveness of the proposed learning using the DNP.

• 전기학회논문지
• /
• 제58권10호
• /
• pp.2059-2063
• /
• 2009

This paper presents a programmable System-On-a-chip (SoC) for various embedded smart applications that need Neural Network computations. The system is fully implemented into a prototyping platform based on Field Programmable Gate Array (FPGA). The SoC consists of an embedded processor core and a reconfigurable hardware accelerator for neural computations. The performance of the SoC is evaluated using a real image processing application, an optical character recognition (OCR) system.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제9권4호
• /
• pp.447-454
• /
• 2003

MPLS 망의 경계에 위치한 레이블 에지 라우터는 다른 망과의 연동을 위해서 여러 가지 형태의 프레임을 처리할 수 있어야 한다. 라우터에서 프레임 처리 및 전달을 담당하는 포워딩 엔진은 라우터의 성능에 큰 영향을 미치는 요소이다. 본 논문에서는 여러 형태의 망과 연동 가능한 MPLS LER을 실현하기 위해서, 프로그램 가능한 이더넷 패킷 프로세서를 이용하여 포워딩 엔진을 구현하였다. 포워딩 엔진의 기반이 되는 프로그램 가능한 이더넷 패킷 프로세서에서 ATM 인터페이스를 통해서 들어오는 프레임을 처리하여 그 프레임의 목적지로 향하는 ATM 인터페이스로 보내기 위해서 이더넷 패킷 프로세서의 되돌림 기능을 사용하였다. 본 논문에서 구현된 포워딩 엔진의 성능을 프레임 되돌림 기능의 영향과 프레임을 처리하기 위해서 수행되는 명령어의 수 측면에서 실험을 통하여 분석하였다.

• Korean Chemical Engineering Research
• /
• 제52권6호
• /
• pp.720-726
• /
• 2014

PEMFC(Proton Exchange Membrane Fuel Cell) 차량은 미래 청정수송기관으로 각광받고 있지만 수소스테이션의 인프라부족으로 현재는 수소를 공급해주는 연료개질기를 함께 장착하여 구동하여야 한다. 탄화수소연료로부터 수소를 생산하는 연료개질기를 대상으로 다양한 연구가 진행되어왔는데 기존연구에서는 열적중립 조건의 ATR(Auto-Thermal Reformer) 반응기에 대해 집중적으로 분석하거나 공정최적화부문에서 최대수소생산을 목표로 주로 열효율을 목적함수로 설정하여 평가해 왔다. 본 연구에서는 100 kW PEMFC용 연료개질기를 대상으로 간단한 소형시스템을 얻기 위해 외부 유틸리티가 필요없는 단열열교환망으로 구성된 조건에서 기존 열효율이 아닌 수소효율을 새로이 정의하여 가솔린, LPG, 디젤 각 연료에 대해 최적운전조건을 도출하였다. 가솔린의 경우 기존 비교문헌보다 9.43% 연료절감효과를 얻음으로써 제안한 목적함수의 타당성을 입증하였고, 추가적으로 수소효율 및 열교환량, 열교환면적에 대한 민감도 분석을 실시하였다. 마지막으로 제안한 시스템을 한국시장에 적용할 경우 LPG 연료를 사용하는 연료개질기가 가장 경제적임을 알 수 있었다.

• 대한전자공학회논문지SD
• /
• 제43권3호
• /
• pp.48-58
• /
• 2006

본 논문은 가산기 기반 DA(Distributed Arithmetic: 분산 산술연산)구조로서 ROM과 같은 일반적인 메모리가 사용되지 않는 8x8의 2차원 DCT(Discrete Cosine Transform)/IDCT(Inverse DCT) 프로세서를 제안 설계하였다. 제안된 논문은 DCT와 IDCT의 계수 행렬에서 하드웨어를 줄이기 위해 계수 행렬의 홀수 부분을 공유하였고, 2차원 DCT/IDCT 프로세서의 계수 연산을 위해 단지 29개의 가산기만을 사용하였다. 이는 8x8 1차원 DCT NEDA(NEw DA)구조에서의 가산기 수 보다 48.6%를 감소 시켰다. 또한, 기존의 전치메모리와는 다른 새로운 전치네트워크 구조를 제안하였다. 제안된 전치네트워크 구조에서는 전치메모리 블록 대신 하드웨어를 줄이기 위해 레지스터 형태의 새로운 레지스터 블록 전치네트워크 형태를 제안하였다. 제안된 전치네트워크 블록은 64개의 레지스터를 사용하며, 이는 일반적인 메모리를 사용하는 기존의 전치메모리 구조에 사용된 트랜지스터 수 보다 18%가 감소하였다. 또한 처리율 향상을 위해 새롭게 적용되고 있는 방식으로, 입력 데이터에 대해 매 클럭 주기마다 8개의 화소데이터를 받아서 8개의 화소데이터를 처리하도록 하여 출력하는 비트 병렬화 구조로 설계하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제33권5호
• /
• pp.257-266
• /
• 2006

최근 TCP/IP 프로토콜을 네트워크 어댑터 상에서 처리함으로써 호스트 CPU의 부하를 줄이는 TOE (TCP/IP Offload Engine)에 대한 연구가 활발히 진행되고 있다. TOE의 구현 방안으로는 임베디드 프로세서를 사용하여 TCP/IP를 처리하는 소프트웨어적인 구현 방법과 TCP/IP의 모든 기능을 하드웨어로 구현하는 방법이 제안되어 왔다. 본 논문에서는 하드웨어적인 접근 방법과 소프트웨어적인 접근 방법을 결합한 Hybrid TOE 구조를 제안한다. Hybrid TOE는 많은 작업 부하로 인하여 임베디드 프로세서 상에서 성능을 확보하기 어려운 기능들은 하드웨어로 구현하고, 연결 설정과 같이 통신의 성능에 영향을 크게 끼치지 않는 기능들은 임베디드 프로세서 상에서 소프트웨어로 처리한다. 이 방법은TCP/IP의 모든 기능을 하드웨어로 구현하는 방법에 근접하는 성능을 제공할 수 있으며, 새로운 기능을 추가하거나 TCP/IP를 기반으로 하는 상위 계층 프로토콜까지 오프로딩하는 것이 가능하므로 구조의 유연성 측면에서 장점을 가진다. 본 논문에서는 Hybrid TOE의 프로토타입을 개발하기 위해 FPGA와 ARM 프로세서를 탑재한 프로토타입 보드를 개발하였고, 하드웨어 모듈과 소프트웨어 모듈을 각각 FPGA와 ARM 프로세서 상에 구현하였다. 또한 하드웨어 모듈과 소프트웨어 모듈의 연동 메커니즘을 개발하였다. 실험을 통해 Hybrid TOE 프로토타입이 호스트 CPU 상에 발생하는 부하를 줄여줌을 입증하고, 하드웨어/소프트웨어 연동 구조의 효과를 분석하였다. 그리고, Hybrid TOE의 완성을 위해 필요한 요소들을 분석하였다.

• 대한전자공학회논문지SD
• /
• 제45권10호
• /
• pp.31-38
• /
• 2008

본 논문은 유선으로 연결된 다양한 센서들의 제어와 센서들 간의 호환성을 보장하는 IEEE 1451.2 표준을 적용한 센서 네트워크 시스템 구현에 대한 연구이다. 제안된 시스템은 IEEE 1451.0에서 기술된 네트워크 수용 가능한 응용 프로세서(NCAP-Network Capable Application Processor)와 IEEE 1451.2에서 기술된 변환기 독립 인터페이스(TII-Transducer Independent Interface), 변환기 전자 데이터 시트(TEDS-Transducer Electronic Data Sheet)와 아날로그 디지털 변환기를 포함한 송수신기 부분으로 구성된다. 본 시스템은 추후 반도체 집적회로 설계에 용이할 수 있돌고 시스템의 소형화와 최적화를 목표로 구현되었다. 네트워크 수용 가능한 응용 프로세서는 개인용 컴퓨터상에서 C언어로 구현하였고 변환기 독립 인터페이스는 개인용 컴퓨터의 병렬포트와 FPGA(Field-Programmable Gate Array) 응용보드의 확장포트를 이용하였고, 송수신기는 FPGA 응용보드를 이용하여 Verilog로 구현하였다. 표준에 근거한 실험을 수행하여 제안된 구조의 검증을 수행하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (3)
• /
• pp.181-183
• /
• 2001

인터넷에서 저성능의 소프트웨어적인 처리 또는 고성능의 하드웨어 처리를 하는 장비의 단점을 보완하기 위해서 네트웍프로세서를 사용하는 방법이 등장하였다. 네트웍프로세서를 이용해서 네트웍기능을 지원하기 위해서는 한정된 자원을 효율적으로 활용하기 위해서 스케줄러가 요구된다. 네트웍프로세서에서 스케줄러를 설계하기 위해서 필요한 사항과 구조등에 관해서 알아본다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제4권4호
• /
• pp.258-262
• /
• 2004

Storage over Ethernet (SoE) is a network storage architecture that allows direct attachment of existing ATA/ATAPI devices to Ethernet without a separate server. Unlike SAN, no server computer intervenes between the storage and the client hosts. We propose a SoE disk controller (SoEDC) amenable to low-cost, single-chip implementation that processes a simplified L3/L4 protocol and converts commands between Ethernet and ATA/ATAPI, while the rest of the complex tasks are performed by the remote hosts. Thanks to simple architecture and protocol, the SoEDC implemented on a single $4mm{\times}4mm$ chip in 0.18um CMOS technology achieves maximum throughput of 55MB/s on Gigabit Ethernet, which is comparable to that of a high-performance disk storage locally attached to a host computer.