• 제목/요약/키워드: Multistage Interconnection Network, MIN

검색결과 40건 처리시간 0.021초

Bidirectional MIN에서 효율적인 라우팅을 지원하기 위한 계층적 버퍼링 기법 (Hierarchical buffering scheme for supporting effective routing scheme in bidirectional MIN)

  • 장창수;김성천
    • 전자공학회논문지B
    • /
    • 제33B권10호
    • /
    • pp.12-19
    • /
    • 1996
  • Many recent supercomputers employ a kind of switch-based multistage interconnection network architectrues (MINs) for constructing scalabel parallel compters. This paper proposed a new routing method, hybrid wormhole and virtual-cut through routing (HWCR) for the prevention of rapid performance degradation comming from a conflict in links usage at hot traffic situation. This HWCR through (VCT) for the fast removing temporal stagger, result in seamless flow of packet stream. When the blocked link is removed, wormhole routing is resumed. The HWCR method adopted a hierachical buffer scheme for improving the network performance and reducing the cost in BMINs. We could get optimum buffer size and communicatin latency through the computer simulation based on proposed HWCR, and the results were compared to those using wormhole and VCT.

  • PDF

NUMA(non-uniform memory access) 모델 시스템을 위한 cost-effective한 다단계 상호연결망 (Cost-effective multistage interconnection network for UNMA model system)

  • 최창훈;김성천
    • 전자공학회논문지C
    • /
    • 제34C권5호
    • /
    • pp.19-32
    • /
    • 1997
  • So far, the multiple path MINs to provide redundant paths in the traditional UPP MINs have been realized by adding additional hardware such as extra stages, duplicated data links, or multiple copies of sthe MIN. And the traditional MINs do not exploit locality: communication with all processor-memory paris takes the same amount of time. Also so far there has been little progress for exploiting locality of reference in MINs. In this paper, we present a new topology MIN, hybrid MIN that is constructed with 2N-3 SEs which is far fewer SEs than that of traditional MINs. Although the hybrid MIN is constructed with 2N-3 SEs, the hybrid MIN satisfies full access capability (FAC) and has redundant paths(but providing single path for 2 memory modules of each processor). Moreover the has redundant paths (but providing single path for 2 memory modules of each processor). Moreover the Hybrid MIN provides shortcut path between pairs which have frequent dat acommunication (locality of reference). Its performance under varing degrees of localized communication is analyzed.

  • PDF

큐브 부호화 방식을 사용하는 다단계 상호연결망 기반의 다중컴퓨터에서 고장 허영 멀티캐스팅 (Fault-Tolerant Multicasting in MIN-based Multicomputers using Cube Encoding Scheme)

  • 김진수;박재형;김명균
    • 정보처리학회논문지A
    • /
    • 제8A권2호
    • /
    • pp.99-106
    • /
    • 2001
  • 본 논문에서는 다단계 상호연결망(MIN)을 기반으로 하는 다중컴퓨터에서의 고장 허용 멀티캐스팅에 대해 연구한다. 프로세싱 노드간 일대일 라우팅뿐만 아니라, 효율적인 멀티캐스팅은 다중컴퓨터의 성능에 영향을 주는 중요한 요소이다. 본 논문은 스위칭 소자이 고장을 허용하는 멀티캐스팅 알고리즘을 제안한다. 제안된 알고리즘은 멀티캐스트 목적지들을 표현하기 위해 큐브 부호화 방식을 사용하며, 고장을 우회하기 위해 순환 기법을 기반으로 한다. 이 알고리즘은 다수의 고장 스위칭 소자가 있는 MIN에서 임의의 멀티캐스트 메시지를 두 번 순환시켜 라우팅할 수 있다. 그리고, MIN의 구조적 특성을 이용하여 본 알고리즘의 정확성을 증명한다.

  • PDF

목적지 태그 라우팅 알고리즘을 사용하는 결함허용 다단계 상호연결망의 설계 및 성능분석 (Design and performance analysis of fault tolerant multistage interconnection network with destination tag algorithm)

  • 정종인
    • 한국통신학회논문지
    • /
    • 제22권6호
    • /
    • pp.1137-1147
    • /
    • 1997
  • 정상 링크와 대체 링크로 구성된 스위칭소자를 갖는 RZETA망을 제안한다. RZETA망의 정상 링크로 사용되는 modified Zeat망과 대체 링크로 사용되는 다단계상호연결망은 그래프 이론에 의해 생성한다. 2개의 다단계상호연결망을 병합함으로써 RZETA망을 생성한다. modified Zeat망이 넌블럭킹되기 위한 필요충분 조건을 제시한다. 이 조건은 RZETA망의 링크나 스위칭 소자가 단일 결함이 있을 때 넌블럭킹되기 위한 충분 조건이다. 2-dilated Banyan망의 성능 분석 모델을 수정하여 RZETA망의 성능 분석을 하고 각 근원지의 입력 패킷 도착률이 1일 때 기존의 중복 경로를 갖는 망과의 성능을 비교한다.

  • PDF

다단상호 접속망의 Simulation Algorithm 개발에 관한 연구 (A Study on the Simulation Algorithm of the Multistage Interconnection Networks)

  • 이은설;김대호;임제탁
    • 대한전자공학회논문지
    • /
    • 제26권5호
    • /
    • pp.71-78
    • /
    • 1989
  • 다단성을 접속망의 성능평가를 위해 접속망을 모델링하는 방법과, 시뮬레이션 알고리듬을 제안하였으며, 이를 프로그램으로 구현하였다. 특히 여러개의 입력단에서 접속 요구가 동시에 발생한 경우를 처리하기 위해 상태변수를 설정하였으며, 각 단의 처리과정을 추적하기 위해 접속망 전체에 대한 정보를 갖는 자료 구조를 제안함으로써 순차적 처리를 하는 기존의 컴퓨터에 적용할 수 있었다. 이 방법에 의하면 다단상호 접속망에 대한 성능평가는 복잡한 수학적 해석에 의존하지 않고서 시뮬레이션으로 결과를 산출하게 되었다.

  • PDF

HOL 블록킹을 위한 그룹형 입력버퍼 ATM 스위치 (A Grouped Input Buffered ATM switch for the HOL Blocking)

  • 김충헌;손유익
    • 정보처리학회논문지C
    • /
    • 제10C권4호
    • /
    • pp.485-492
    • /
    • 2003
  • 본 논문에서는 ATM 스위치에서 복수개의 입력버퍼를 사용하는 경우 HOL 블록킹에 의한 성능 저하의 영향을 최소화하기 위하여 입력버퍼 방식을 개선한 그룹형 버퍼 방식의 새로운 스위치구조를 제안한다. 스위치 내부 구조는 네트워크의 구조적 특성에 따라 분할된 서브 네트워크들을 단계별로 재귀적 방법으로 그룹화하여 구성된다. 이것은 블록된 셀을 전송하기 위하여 그룹간에 추가적인 경로와 버퍼를 제공하게 함으로써 HOL 블록킹에 의한 영향을 감소시킬수 있으며, 따라서 스위치의 성능이 향상되는 결과를 나타낸다. 처리율, 셀 손실율, 지연, 시스템 파워 등의 척도를 고려한 시뮬레이션을 통하여 기존의 모델과 비교, 분석하였다.

MIN-based 다중 처리 시스템을 위한 효율적인 병렬 Branch-and-Bound 알고리즘 설계 및 성능 분석 (Design and Performance Analysis of a Parallel Optimal Branch-and-Bound Algorithm for MIN-based Multiprocessors)

  • 양명국
    • 전기전자학회논문지
    • /
    • 제1권1호
    • /
    • pp.31-46
    • /
    • 1997
  • 본 논문에서는 다층 연결 구조(Multistage Interconnection Network, MIN)를 기반으로 하는 병렬 컴퓨터 환경에서 효과적으로 운용할 수 있는 병렬 Optimal Best-First search Branch-and-Bound 알고리즘(pobs)을 제안하고, 성능을 분석하였다. 제안된 알고리즘은 먼저 해를 얻고자 하는 문제를 임의의 G개 부 문제로 분할하고 소수 프로세서로 구성된 프로세서 그룹들에 할당하여 각각의 지역 해를 산출하도록 하였다. 따라서 N개의 프로세서를 갖는 시스템은 G개 프로세서 그룹으로 구분되고 각 프로세서 그룹은 P(=N/G)개 프로세서를 보유하게 된다. 각 프로세서 그룹은 할당된 부 문제의 지역 해를 얻는 과정에 병렬 sub-Global Best-First B&B 알고리즘을 수행한다. 프로세서 그룹들이 산출한 지역 해들 가운데 최선의 값을 갖는 지역 해가 문제의 전역 해로 결정되는데, 이를 위하여 각 프로세서 그룹의 대표 프로세서는 할당된 부 문제의 지역 해를 다른 그룹들에게 전파하도록 하였다. 지역 해 전파는 프로세서 그룹들의 지역 해 비교를 통한 전역해 선정 기능과 함께 프로세서 그룹간 작업 불균형 문제를 상당 부분 해소하는 효과를 제공한다. 알고리즘 설계에 이어 성능 평가를 위한 분석 모형을 제시하였다. 제안한 모형은 B&B 알고리즘 수행에 따른 연산 소요시간과 통신 소요시간을 분리하여 처리함으로 병렬 처리 환경에서 보다 실질적인 알고리즘 성능 평가가 가능하게 함과 동시에, 다양한 컴퓨터 연결 구조에서의 알고리즘 성능 예측을 용이하게 하였다. B&B 알고리즘의 확률 특성을 토대로 작성된 성능 분석 연구의 실효성 검토를 위하여 MIN 기반 시스템을 대상으로 병행된 시뮬레이션 결과는 상호 미세한 오차 범위 내에서 일치하는 결과를 보여 제시한 성능 분석 기법의 타당성을 입증하였다. 또한, 본 논문에서 제안한 병렬 알고리즘을 MIN 기반 시스템에 적용하여 기존 알고리즘의 성능과 비교 평가 결과 제안한 pobs가 문제 해결 과정에서 전개되는 부 문제 수를 줄이고 프로세서간의 효율적인 작업 분배 효과를 제공하는 한편 프로세서간의 주된 통신 활동 범위를 국부적으로 제한하여 성능면에서 우수함을 입증하였다.

  • PDF

버퍼를 장착한 스위치로 구성된 네트워크들의 성능분석 (Performance Evaluation of Networks with Buffered Switches)

  • 신태지;남창우;양명국
    • 한국정보과학회논문지:정보통신
    • /
    • 제34권3호
    • /
    • pp.203-217
    • /
    • 2007
  • 본 논문은 출력 버퍼를 장착한 크로스바 스위치로 구성된 다양한 네트워크들의 성능 예측 모형을 제안하고, 스위치에 장착된 버퍼의 개수 증가에 따른 성능 향상 추이를 분석하였다. 스위치 내부에 버퍼를 장착하는 기법은 네트워크 내부의 데이타 충돌 문제를 효과적으로 해결하고, 네트워크 성능 및 신뢰도를 높이는 방법으로 널리 알려져 있다. 또한, 크로스바 스위치를 이용하여 네트워크를 구성할 경우 네트워크 내부의 스위치들 간의 연결 형태 그리고, 각 스위치 내부의 데이타 이동 패턴에 따라 네트워크 특성이 결정된다. 본 논문에서는 크로스바 스위치로 구성된 세 가지 서로 다른 형태의 네트워크 : 다단 연결 망(MIN), Fat-tree 망, 그리고 일반 통신망 등의 성능 분석모형을 제안하였다. 제안한 분석 모형은 네트워크 내부 스위치에 장착된 버퍼의 개수와 무관하게 네트워크 성능 평가의 두 가지 주요 요소인 네트워크 정상상태 처리율(Normalized Throughput, NT)과 네트워크 지연시간을 예측한다. 제안한 수학적 성능 분석 연구의 실효성을 검증하기 위하여 병행된 시abf레이션 결과는 상호 미세한 오차 범위 내에서 모형의 예측 데이타와 일치하는 결과를 보여 분석 모형의 타당성을 입증하였다. 또한 분석 결과 네트워크 내부 스위치에 많은 버퍼를 장착 할수록 상대적으로 정상상태 처리율의 증가율은 감소하고, 네트워크 지연시간은 증가하는 것으로 나타났다.

병렬 컴퓨터 시스템에서의 Multi-drop 방식을 사용한 하드웨어 장벽 동기화 (A Hardware Barrier Synchronization using Multi -drop Scheme in Parallel Computer Systems)

  • 이준범;김성천
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제27권5호
    • /
    • pp.485-495
    • /
    • 2000
  • 대규모의 업무처리나 복잡한 연산을 요구하는 응용 분야에서는 프로그램의 병렬화를 이용하는 병렬 컴퓨터 시스템이 요구되고 있다. 이 병렬 컴퓨터 시스템의 핵심 작업 중 하나가 동기화이다. 동기화 작업 중 가장 대표적인 방법이 장벽 동기화인데 이 방법은 동기화에 참여하는 모든 프로세서들이 모두 장벽에 도달할 때까지 다음 작업을 진행사킬 수 없게 만드는 것이다. 장벽 동기화는 소프트웨어에 의한 방법, 하드웨어에 의한 방법, 그리고 그 두 가지가 결합된 방법 등이 있는데 이 중에서 하드웨어에 의한 방법이 가장 빠르고 start-up overhead가 적다는 장점으로 인하여 널리 쓰이는 추세이다. 본 논문에서는 하드웨어에 의한 방법 중에서 간단한 오류를 해결할 수 있고 보다 빠른 동기화를 가능하게 하는 새로운 스위치 모듈을 제안한다. 새로운 스위치 모듈과 더불어 제안하는 장벽 동기화는 기존에 제안되었던 방법에 비해서 스위치에 모든 것을 의존하는 방식이 아니라 프로세서에 의해 동작되는 부분이 많기 때문에 적은 하드웨어 비용을 들이고서 효과적인 장벽 동기화를 실행한다. 새로 제안하는 장벽 동기화는 어떠한 망의 구조에서도 구현될 수 있게 설계되었다 . 본 논문에서는 MIN에서의 장벽 동기화에 대한 비교만을 성능 평가하였는데 24.6% - 24.8%의 평균 지연 시간의 감소를 보였다. 하지만 임의의 망인 비정규적인 망에서 보다 나은 성능 향상을 보일 것을 기대한다.

  • PDF

멀티캐스트 ATM 스위치에서의 공정성 제어 방법 (A Fairness Control Scheme in Multicast ATM Switches)

  • 손동욱;손유익
    • 한국정보과학회논문지:정보통신
    • /
    • 제30권1호
    • /
    • pp.134-142
    • /
    • 2003
  • 효과적인 멀티캐스트 트래픽 제어를 위하여 다단계 상호연결 네트워크에 기반한 ATM 스위치 구조에 대하여 언급한다. ATM 스위치의 많은 응용분야에서는 점대점 뿐만 아니라 멀티캐스트 연결도 요구되는 것으로, 이것은 하나의 시작지로부터 임의의 다수 목적지로 전달되는 멀티캐스트 연결은 온라인 화상회의, VOD, 분산 데이타 처리 등과 같은 응용분야에 중요하다. 이러한 서비스를 제공하기 위한 멀티캐스트 ATM 스위치 설계 시 고려해야할 사항으로서는 오버플로우 문제, 많은 복사본을 갖는 셀 처리 문제, 그리고 블록킹 문제들 외에도, 공정성 문제와 우선 순위 제어 문제 등이 있다. 특히 들어오는 입력셀들을 골고루 입력포트에 분산시키고자 하는 공정성 문제는 큰 복사본 수를 가진 셀이 상위 입력포트로 들어올 경우 발생된다. 이 경우 running sum을 계산하는 방법에 의해 상위 입력포트가 하위 입력포트 보다 우선적으로 전송됨으로써, 이로 인해 하위 입력포트에 도착하는 셀이 다음 사이클로 전송이 미루어지게 되어 전송 지연 시간이 길어지게 된다는 문제점이 발생된다. 이를 위해 본 논문에서는 셀 분할 및 그룹 분할 알고리즘을 제안하였으며, 또한 입력 패킷의 요구 수에 따른 적절한 복사와 넌블록킹 특성을 기반으로 공정성 제어 방안을 제시한다. 제안된 방법의 성능은 산출량과 셀 손실률, 셀 지연 시간으로 평가하였다.