• 산업경영시스템학회지
• /
• 제27권4호
• /
• pp.42-48
• /
• 2004

This paper concerns on a multiprocessor task scheduling problem with precedence relation, in which each task requires several processors simultaneously. Meta-heuristic generally finds a good solution if it starts from a good solution. In this paper, a tabu search is presented to find a schedule of minimal time to complete all tasks. A modified tabu search is also presented which uses a new initial solution based on the best solution during the previous run as the new starting solution for the next iteration. Numerical results show that a tabu search and a modified tabu search yield a better performance than the previous studies.

• 전자공학회논문지C
• /
• 제34C권12호
• /
• pp.9-19
• /
• 1997

This paper describes the design and FPGA implementation of a system control unit within a multiprocessor chip which can be used as a node processor ina massively parallel processing (MPP) caches, memory management units, a bus unit and a system control unit. Major functions of the system control unit are locking/unlocking of the shared variables of protected access, synchronization of instruction execution among four integer untis, control of interrupts, generation control of processor's status, etc. The system control unit was modeled in very high level using verilog HDL. Then, it was simulated and verified in an environment where trap handler and external interrupt controller were added. Functional blocks of the system control unit were changed into RTL(register transfer level) model and synthesized using xilinx FPGA cell library in synopsys tool. The synthesized system control unit was implemented by Xilinx FPGA chip (XC4025EPG299) after timing verification.

• 한국통신학회논문지
• /
• 제15권2호
• /
• pp.88-97
• /
• 1990

時分割 버스 구조를 갖는 멀티프로세서 시스템의 단점을 보완하기 위하여 각 PE의 로칼메모리를 다른 PE가 직접 액세스하는 것이 가능하도록 시스템 버스를 提案하였다. 이를 위하여 이중 입출 메모리 콘트롤러와 중재기를 설계하였으며 이를 이용한 멀티프로세서 시스템의 具現例를 보였다. 性能評價를 위하여 SPN에 의한 모델링과 부하율에 따른 processing power, 效率 및 시스템 버스의 이용율을 측정하였다.

• 대한전자공학회논문지
• /
• 제25권8호
• /
• pp.927-936
• /
• 1988

This paper proposes a pipelined memory access method as a new technique for a bus interface between processors and memories in tightly coupled multiprocessor systems. Since the shared bus is bottle neck of the system, model of pipelined access to memory has been developed. Results of the evaluation by the discrete time Markov model showed a significant improvement of the efficiency.

• 한국컴퓨터정보학회논문지
• /
• 제4권1호
• /
• pp.68-75
• /
• 1999

다중프로세서 시스템의 상호연결 네트워크는 주로 다중버스 구조, 십자막대 스위치 구조 또는 다중포트 접속 기억구조로 연결되고 있는데, 본 연구에서는 다중포트 접속 기억구조를 하는 다중프로세서 시스템 상에서 정상적으로 전체 시스템과 다중처리 시스템이 작동할 확률인 시스템 신뢰도와 다중처리 시스템 신뢰도를 추정하는 방법으로서, 미리 알려진 사전정보를 이용하여 좀더 정확하고 유효성이 뛰어난 신뢰도 추정량을 구하는 베이지안 방법을 제안한다.

• 인터넷정보학회논문지
• /
• 제6권6호
• /
• pp.99-106
• /
• 2005

멀티프로세서 시스템에서 스케줄링은 매우 중요한 부분이지만, 최적의 해를 구하는 것이 복잡하여 다양한 휴리스틱 방법들에 의한 스케줄링 알고리즘들이 제안되고 있다. 최근 유전 알고리즘을 사용한 멀티프로세서 스케줄링 알고리즘들이 제시되고 있지만, 제시된 알고리즘 대부분은 한가지만의 목적을 가지는 단순한 알고리즘이다. 본 논문에서는 유전 알고리즘을 이용한 새로운 스케줄링 알고리즘을 제시한다. 또한, 해를 구하는 과정에서 시뮬레이티드 어닐링 (simulated annealing)의 확률을 이용하여 유전 알고리즘의 성능을 개선시킨다. 제시된 알고리즘은 태스크들의 최종 수행 완료 시간 (makespan)을 최소화하는 것과 사용된 프로세서의 수를 최소화하는 두 가지의 목표를 가진다. 모의 실험을 통하여 제시된 알고리즘이 다른 알고리즘보다 최종 수행 완료 시간과 사용된 프로세서의 수에서 더 나은 결과를 보임을 확인할 수 있었다.

• ETRI Journal
• /
• 제10권2호
• /
• pp.13-19
• /
• 1988

This paper describes on the interworking services. interworking issues and the design concepts in the Interworking System (IWS) between Pubilc Switched Telephone Network (PSTN) and Packet Switched Data Network (PSDN), which has been developed at the Electronics and Tedecommunications Research Institute (ETRI). As a gateway between PSTN and PSDN, IWS provides the interconnection between PSTN and PSDN. In addition to the provision of basic interconnection services (i.e. dial-in/dial-out services), IWS provides the Maintenance and Administration (M&A) services for system itself and the supplementary services such as the call barring, direct call and closed user group. The architecture of IWS is based on the multiprocessor system with single system bus. And a multiprocessor real time kernel is used to support the inter-board communication as well as the inter-process commmunications. Especially, the operation and maintenance functions of IWS are treated in detail.

• 한국콘텐츠학회논문지
• /
• 제9권12호
• /
• pp.52-63
• /
• 2009

본 논문에서는 유니폼 멀티프로세서 환경에서 단순 주기성 태스크 시스템을 성공적으로 스케줄 할 수 있는 알고리즘을 제안한다. 멀티프로세서 환경에서 주기성 태스크를 스케줄하기 위한 파티션드(partitioned) 스케줄링 알고리즘은 bin-packing 문제와 같은 문제로써 해결하는 게 불가능하다고 알려져 있다. 본 논문에서는 "task-splitting"기법을 이용하여 단순 주기성 태스크 시스템을 다른 단순 주기성 태스크 시스템으로 변환하는 글로벌(global) 스케줄링 알고리즘을 제시하고, 변환과정을 거친 단순 주기성 태스크 시스템은 유니폼 멀티프로세서에서 파티션드 스케줄링 알고리즘에 의해 성공적으로 스케줄 된다. 그리고 유니폼 멀티프로세서 환경에서 제안한 알고리즘이 이론적으로 최대 이용률 범위(utilization bound)까지 성공적으로 스케줄 할 수 있음을 증명한다.

• 한국인터넷방송통신학회논문지
• /
• 제16권3호
• /
• pp.137-144
• /
• 2016

본 논문에서는 새로운 멀티프로세서 디자인을 위한 상위 수준 합성 시스템의 회로 복잡도 최적화 ILP 알고리즘을 제안하였다. 상위수준 합성에서 가장 중요한 연산자의 특성과 데이터패스의 구조를 분석하고, 멀티사이클 연산의 스케줄링 시 가상연산자 개념을 도입함으로써, 멀티사이클 연산을 구현하는 연산자의 유형에 관계없이 공통으로 적용시킬 수 있는 ILP 알고리즘을 이용하여 증명하였다. 기술된 알고리즘의 스케줄링 성능을 평가하기 위하여, 표준벤치마크 모델인 5차 디지털 웨이브필터에 대한 스케줄링을 행한 결과, 기존의 데이터패스 스케줄링 결과와 정확하게 일치함으로서, 제시된 모든 ILP 수식이 정확하게 기술되었음을 알 수 있었다.

• 정보처리학회논문지A
• /
• 제17A권6호
• /
• pp.259-264
• /
• 2010

다중 프로세서 상의 공유 자원을 포함하는 태스크를 스케줄링 하는데 있어서 마감 시간을 기준으로 스케줄링 하는 EDF (Earliest Deadline First) 를 그대로 적용한 GEDF (Global EDF) 알고리즘은 공유 자원을 가지는 태스크에 대한 처리가 없어서 스케줄링 성공률이 떨어지게 된다. 본 논문에서는 공유 자원을 포함하는 태스크를 위해 태스크를 공유 자원을 접근하는 임계영역을 포함하는 부분과 그렇지 않은 부분으로 각각 나누어 개별적인 마감 시간을 부여해 처리하는 EDFP (Earliest Deadline First with Partitioning) 알고리즘을 제안한다. 시뮬레이션을 통한 평가 결과 공유 자원을 포함하는 태스크들에 대하여 EDFP는 시스템 이용률이 높아지고 프로세서의 개수가 많이 질수록 GEDF 보다 나은 성능을 보인다.