• 한국통신학회논문지
• /
• 제36권1B호
• /
• pp.86-92
• /
• 2011

본 논문에선 분산 메모리 아키텍처를 사용하는 멀티프로세서 시스템에서 메시지 전달을 지원하는 하드웨어 MPI(Message Passing Interface) 유닛을 설계하였다 데이터 전송 동기화 및 데이터 전송, 완료까지의 과정을 하드웨어 MPI 유닛이 담당하여 동기화에 따른 오버헤드를 경감시켰다. 또한 동기화 메시지를 저장 관리하는 요청 큐(Request Queue), 준비 큐(Ready Queue), 예약 큐(Reserve Queue)를 내장하여 병렬적으로 입력받은 동기화 메시지를 관리하고 비순차적 종료(out of order completion)을 지원한다. BMF(Bus Functional Medel)을 제작해 제안한 구조에서의 전송 대역폭 성능을 확인한 결과 다대다 통신에서 25% 이상의 성능 향상이었음을 확인할 수 있었다. 그 후 HDL로 기술된 하드웨어를 Magnachip 0.18 공정 라이브러리에서 합성하였으며 프로토 타입 chip으로 제작하였다. 제안한 MPI 유닛은 전체 칩 사이즈의 1% 이하의 크기로 높은 성능 향상을 기대할 수 있어, 저비용 설계와 확장성 측면에서 임베디드 MPSoC(Multi-Processor System-on-Chip)의 전체적인 성능을 높이는데 유용하다.

• 한국항공우주학회지
• /
• 제30권7호
• /
• pp.144-149
• /
• 2002

본 논문은 항공전자 시스템 통제와 항법 및 사격통제, 커시브 및 라스터 그래픽 심볼 생성 둥의 기능이 통합된 항공전자시스템컴퓨터(ASC) 개발을 위한 실시간 다중 프로세서 병렬처리 기법을 제안한다. 4개의 32비트 RISC 프로세서간 논리적 계층구조는 마스터-슬레이브 다중 처리방식의 비대칭 구조를 가지며, Interaction 정도는 시분할 공통 시스템 버스와 공유 메모리 등을 활용한 밀 결합 방식을 채택하고, 효율적인 버스 중재방식을 고안하여 최적성능을 구현하였다. 일련의 비행시험을 통해 개발된 ASC를 검증하였으며, 전기적 시험과 환경 및 전자기 간섭 등 관련시험 또한 수행하였다.

• 한국정보통신학회논문지
• /
• 제11권4호
• /
• pp.696-706
• /
• 2007

다중처리기 SoC(MPSoC) 플랫폼은 SoC 설계 분야에 새로운 여러가지 혁신적인 트랜드를 가지고 있다. 급격히 십억 단위의 트랜지스터 집적이 가능한 시대에 게이트 길이가 $60{\sim}90nm$ 범위를 갖는 서브 마스크로 기술에서 주요문제점들은 확장되지 않는 선 지연, 신호 무결성과 비동기화 통신에서의 오류로 인해 발생한다. 이러한 문제점들은 미래의 SoC을 위한 NOC 구조의 사용에 의해 해결될 수 있다. 대부분의 미래 SoC들은 칩 상에서 통신을 위해 네트워크 구조와 패킷 기반 통신 프로토콜을 사용할 것이다. 이 논문은 NOC 구조를 위한 칩 통신에서 교착상태가 발생되지 않는 것을 보장하기 위해 적극적 turn prohibition을 갖는 적응적 wormhole 라우팅에 대해 기술한다. 또한 5개의 전이중, flit-wide 통신 채널을 갖는 간단한 라우팅 구조를 제시한다. 메시지 지연에 대한 시뮬레이션 결과를 나타내고 같은 연결비율에서 운영되는 다른 기술들의 결과와 비교한다.

• 한국정보과학회논문지:시스템및이론
• /
• 제33권12호
• /
• pp.867-879
• /
• 2006

이 논문에서는 여러 개의 소프트웨어 혹은 하드웨어 컴포넌트가 존재하는 MPSoC(Multiprocessor-System-on-a-chip) 아키텍처를 빠르면서도 정확하게 통합시뮬레이션 하는 내용을 다룬다. 복잡한 시스템을 설계하기 위해서 MPSoC 아키텍처가 점점 일반화되고 있는데, 이러한 아키텍처를 통합시뮬레이션 할 때는 시뮬레이터의 개수가 증가하고 그에 따라 시뮬레이터들 간의 시간 동기화 비용도 증가하므로 전체적인 통합시뮬레이션 성능이 감소된다. 최근의 통합시뮬레이션 연구들에 의해서 등장한 SystemC 통합시뮬레이션 환경이 빠른 성능을 보이고 있으나, 시뮬레이터의 개수가 증가할수록 성능은 반비례한다. 본 논문에서는 효율적인 시간동기를 통해 통합시뮬레이션의 성능을 증가시키는 기법인 가상동기화 기법을 확장하여, (1) SystemC 커널을 수정하지 않고도 가상 동기화 기법을 적용한 SystemC 통합시뮬레이션을 수행할 수 있고, (2) 병렬적으로 가상동기화 기법을 수행할 수 있게 하였다. 이를 통해 SystemC 통합시뮬레이션의 병렬적인 수행이 가능해졌는데, 널리 알려진 상용 SystemC 통합시뮬레이션 도구인 MaxSim과 비교하였을 때, H.263 디코더 예제의 경우 11배 이상의 성능 증가를 얻었고 정확도는 5% 이내로 유지되었다.

• 대한전자공학회논문지
• /
• 제27권3호
• /
• pp.21-30
• /
• 1990

본 논문은 MC-CVQ(motion compensated and classified vector quantization) 알고리듬의 하드웨어 실현에 관한 것으로, $128{\times}128$화소로 구성된 흑백영상을 64Kbps채널로 1초에 약 10장의 화면을 전송할 수 있는 화면간 부호화장치의 제작에 대하여 설명하였다. 위의 조건하에서 보호화를 수행하기 위하여, 시스템을 MC부, CVQ부, 보호화부로 구분하여 마이크로프로그램 제어에 의한 멀티프로세서 구조로 구성하였다. 그리고 MC부와 CVQ부에서 최소 거리 오차를 효율적으로 계산하기 위하여 연산부에는 3~단 파이프라인 구조를 채택하였다. 시스템 제작 후 성능을 평가한 결과, 본 시스템의 화면전송율은 영상신호의 상대적 이동량에 따라 1초에 6~15장 정도임을 확인하였다.

• 한국정보처리학회논문지
• /
• 제1권1호
• /
• pp.105-113
• /
• 1994

본 논문에서는 HCH(m,p)에 기반을 둔 PALM 시스템의 구조와 네트웍의 성능을 연구 하였다. HCH(m,p)는 하나의 CP를 중심으로 p개의 AP를 연결하여 클러스터를 구성하고, 클러스터를 m-p 차원의 하이퍼큐브로 연결한 소결합 다중프로세서 시스템이다. 본 시스템에서는 AP와 CP 및 CP와 CP간을 DPR로 연결하여 워드단위의 통신이 가능하도록 구성하여 빠르고 안정된 메세지 전송을 가능하게 하였다. PALM 시스템에 사용된 네트 웍은 여러 가지 HCH 네트웍 중에서 시스템에 포함되는 AP의 갯수가 최대이나 CP 및 링크(또는 DPR)의 합이 최소인 최적 HCH(m,2) 네트웍이다. 본 논문에서는 HCH(2,2) 인 실험시스템을 구성하고 네트웍의 통신성능을 측정하였으며, PALM시스템의 작은 통 신/연산비는 메세지 통신형 다중프로세서 시스템에서도 화인 그레인(fine grain) 병렬성을 다룰 수 있음을 보인다.

• 한국정보통신학회논문지
• /
• 제7권1호
• /
• pp.19-25
• /
• 2003

해안국에서는 기존의 SSB와 VHF 송수신기에 의한 무선통신은 아직도 매우 유효하게 사용하고 있다. SSB와 VHF의 장비는 해상과 육상에서 정보전달에 매우 중요하다. 해안국과 터미널간에 있어서 기존 SSB와 VHF 송수신기에 의한 통신상대는 1:1 방식이다. 그러나 이 1:1의 방식을 1대 다수로 한다. 그러면 주파수를 아낄 수 있고, 또 해상에서 조난, 긴급, 안전통신 및 군용통신에서 효과적으로 할 수 있다. 또 1대 다수방식은 인터럽트를 할 수 있다. 그것은 중요통신의 신속한 전송에 편리하다. 이 장비를 VHF 통신에 설치하면 원거리에 있는 선박과 양호한 통신을 할 수 있다. 그러므로 이 방식은 통신범위를 넓힐 수 있다. ICS에 의한 회선교환 방법은 PPT 신호와 음성신호가 변조된 ASK로 원격조정을 한다. ICS는 회선교환기를 통하여 단말기와 송수신기의 접속을 수시로 변경할 수 있다. 이렇게 하기 위해서 ASK방식에 대한 정보전송, ICS의 시스템 개발, 제어 알고리즘의 구현, 멀티프로세서의 시스템 개발, 전송방식, 모니터링을 연구하였다 그리고 실험을 통하여 실 제품까지 제작하였다. 따라서 이 논문은 원격제어를 위한 무선통신장비의 회선교환 제어방식으로서 해상통신, 군용통신, 어업통신 등을 위한 무선국 통신장비의 개선에 기여도가 클 것으로 기대된다.

• 센서학회지
• /
• 제7권2호
• /
• pp.124-130
• /
• 1998

독립적인 로보트나 자동차 제어 응용을 위하여 고속 3-D 비젼시스템들은 매우 중요하다. 이 논문은 다음과 같은 세가지 과정으로 구성되는 stereo vision process 개발에 대하여 논술한다 : 왼쪽과 오른쪽 이미지의 edges 추출, matching coresponding edges와 3-D map의 계산. 이 process는 VME 150/40 Imaging Technology vision system에서 이루어졌다. 이것은 display, acqusition, 4Mbytes image frame memory와 세 개의 연산 카드로 구성되는 modular system이다. 40 MHz로 작동하는 프로그래머불 연산 모듈은 $64{\times}32$ bit instruction cache와 두개의 $1024{\times}32$ bit RAM을 가진 TMS320C31 DSP에 기초를 두고 있다. 그것들은 각각 512 Kbyte static RAM, 4 Mbyte image memory, 1 Mbyte flash EEPROM과 하나의 직렬 포트로 구성되어있다. 모듈간의 데이터 전송과 교환은 8 bit globalvideo bus와 세 개의 local configurable pipeline 8 bit video bus에 의하여 이루어졌고, system management를 위하여 VME bus가 쓰였다. 두 개의 DSP는 왼쪽 및 오른쪽 이미지 edges 검출을 위하여 쓰였고 마지막 processor는 matching process와 3-D 연산에 사용되었다. $512{\times}512$픽셀 이미지에서 이 센서는 scene complexity에 따라 1Hz정도의 조밀한 3-D map을 생성했다. 특수목적의 multiprocessor card들을 사용하면 결과를 향상시킬 수 있을 것이다.

• 인터넷정보학회논문지
• /
• 제1권2호
• /
• pp.11-18
• /
• 2000

본 논문은 실시간 트랜잭션 시스템(Real-Time Transaction System)에 하위 트랜잭션(subtransaction) 개념을 도입한 새로운 확장모델을 제시하였다. 제안된 모델은 J. Moss 모델을 실시간 단일 프로세스에 특정한 시간제약을 부과함으로 확장되었으며, 이를 기반으로 통합된 동시성 제어와 스케줄링 알고리즘이 개발되었다. 이는 Sha의 우선 순위 제한 알고리즘에 기반하여 확장된 알고리즘으로, 실시간 트랙잭션의 시간제약을 보장함과 동시에 데이터베이스의 일관성도 함께 유지한다. 본 논문은 제안된 실시간 중첩 트랜잭션 모델이 무한정한 블록킹(blocking)과 데드락(dead lock)을 방지함과 동시에 실시간 트랜잭션의 직렬화도 유지함을 증명하였으며, 또한 트랜잭션의 상위 바운드를 설정하고, 고정 우선순위 기반 방법(Rate-Monotonic Priority Assignment)을 적용함으로 스케줄링 가능성을 분석하였다. 본 연구는 다중 및 분산 실시간 중첩 트랜잭션 모델로 확장하기 위한 첫 단계이며, 또한 최근 관심을 모으는 웹기반 실시간 멀티미디어 데이터베이스 모델로 확장이 가능한 것으로 추정된다.

• 한국음향학회지
• /
• 제15권5호
• /
• pp.73-81
• /
• 1996

많은 수의 프로세서와 메모리 소자사이의 연결을 위한 구조들은 다단 상호연결 네트워크를 이용해서 구현할 수 있다. 또한 경제성, 처리능력 및 고장 허용면에서의 발전은 자연스럽게 컴퓨터 시스템 성장에 있어서 가장 중요한 요건이 되었다. 그러나 지금까지의 다단 상호연결 네트워크에서의 고장의 허용방법, 특히 전단에 관한 연구가 미흡하다. 따라서 본 논문에서는 기존의 다단 상호연결 네트워크중에서 generalized cube네트워크를 바탕으로 링크 고착 고장 및 direct와 cross상태에서 스위칭 소자의 고장, 그리고 새로운 broadcast상태에서 고장진단을 포함하는 generalized cube네트워크에 스위칭 소자가 가지는 4가지 상태의 전체적인 진단을 한다. 가정된 고장모델을 검출할 수 있는 테스트 집합을 산출하고 이를 통해서 고장의 검출 및 위치를 결정할 수 있는 효율적인 알고리즘을 제안하고 적용의 예를 보인다.