# 다단 상호 연결 네트워크를 위한 효율적인 고장 진단에 관한 연구

# A Study on Efficient Fault-Diagnosis for Multistage Interconnection Networks

배 성 환\*, 김 대 익\*\*, 이 상 태\*, 전 병 실\*\*\* (Sung Hwan Bae\*, Dae Ik Kim\*\*, Sang Tae Lee\*, Byoung Sil Chon\*\*\*)

요 약

많은 수의 프로세서와 매모리 소자사이의 연결을 위한 구조들은 다단 상호연결 네트워크를 이용해서 구현할 수 있다. 또한 경제성, 처리능력 및 고장 허용면에서의 발전은 자연스럽게 컴퓨터 시스템 성장에 있어서 가장 중요한 요건이 되었 다. 그러나 지금까지의 다단 상호연결 네트워크에서의 고장의 허용 방법, 특히 진단에 관한 연구가 미흡하다. 따라서 본 논문에서는 기존의 다단 상호연결 네트워크중에서 generalized cube네트워크를 바탕으로 링크 고착 고장 및 direct와 cross상태에서 스위칭 소자의 고장, 그리고 새로운 broadcast상태에서 고장진단을 포함하는 generalized cube네트 워크에 스위칭 소자가 가지는 4가지 상태의 전체적인 진단을 한다. 가정된 고장모델을 검출할 수 있는 테스트 집합을 산 출하고 여률 통해서 고장의 검출 및 위치를 결정할 수 있는 효율적인 알고리즘을 재안하고 적용의 예를 보인다.

#### ABSTRACT

In multiprocessor systems with multiple processors and memories, efficient communication between processors and memories is critical for high performance. Various types of multistage networks have been proposed. The economic feasibility and the improvements in both computing throughput and fault tolerance/diagnosis have been some of the most important factors in the development of these computer systems.

In this paper, we present an efficient algorithm for the diagnosis of generalized cube interconnection networks with a fan-in/fan-out of 2. Also, using the assumed fault model present total fault diagnosis by generating suitable fault-detection and fault-location test sets for link stuck fault, switching element fault in direct/cross states, including broadcast diagnosis methods based on some basic properties of generalized cube interconnection networks. Finally, we illustrate some example.

# I.서 론

지난 여러해 동안 디지탈 컴퓨터 네트워크와 병렬처리 시스템에 빠른 발전을 보여 왔다. 또한 최근 VLSI 기술의 발전은 더 많은 수의 프로새서와 메모리 모듈을 가지는 멀티 프로세서와 멀티 컴퓨터의 사용을 가능하게 하였 다. 특히 이러한 시스템에서 핵심적인 요소중의 하나는 프로새서들 상호간의 통신 및 프로새서와 메모리 모듈간 의 통신을 가능하게 해주는 상호연결 네트워크에 있다고 볼 수 있다.<sup>41</sup> 지금까지 여러가지 다양한 종류의 다단 상

Electrical Circuits and Systems research Institute. \*\*\* 전북대학교 공과대학 전자공학과 교수 Dept. of Electronic Eng., Chonbuk Nat'l Univ. 접수일자: 1996년 6월 25일

#### 호연결 네트워크가 제안되었다.<sup>[5]</sup>

또한 경제성, 처리능력 및 고장 허용면에서의 발전은 자연스럽게 컴퓨터 시스템 성장에 있어서 가장 중요한 요건이 되었다. 이러한 컴퓨터의 성장에는 네트워크에서 구성요소의 고장시 적절한 대용이 이루어 지지 않는다면 시스템 전반에 관한 고장 혹은 수행능력의 저하를 가져 올 수 있다.

고장 진단의 문제는 가정된 고장모텔에서 모든 고장에 대하여 적절한 고장 검출 및 위치의 결정을 위한 테스트 접합을 산출함으로서 해결할 수 있다.

다단 상호연결 네트워크에서의 고장진단의 방법들이 여러 논문에서 제안되었는데,<sup>[36617]39[10[11]</sup> 특하 Wu와 Fen<sup>[7]</sup>은 2×2 스위칭 소자의 16개의 가능한 상태를 기준 으로 단일 및 다중 고장 검출을 위한 기본적 방법을 제시

<sup>\*</sup>전북대학교 공과대학 전자공학과 박사과정 Dept. of Electronic Eng., Chonbuk Nat'l Univ. \*\*전북대학교 전기전자회로 합성연구소 연구원

하였다. Huang과 Lombardi[6는 기존의 Wu와 Feng<sup>17</sup>의 진단 방법중 단일 응답 고장(one-response fault)의 경우에 새로운 방법을 제시하여 모든 경우에 있어서 전체적인 테스트 수를 내트워크의 크기에 관계없이 일정하게 하였 다. 또한 Falavarjani와 Pradhan<sup>111</sup>은 2×2 스위창 소자의 9개 상태를 고려하여 여러 다단 상호연결 네트워크에 적 용할 수 있는 테스트 방법을 제시하였다. 이는 각 스태이 지 스위칭 소자에 01 혹은 10을 적용할 수 있는 방법을 수학적으로 보이고 어를 이용하여 테스트할 수 있는 방 법을 제시하였다.

Agrawal<sup>10</sup>은 제어라인(control line)의 라인 고착 고장 과 온-라인 고장 진단의 기술을 제시하였다. 최근에 Lombardi [3]는 baseline네트워크에서 여러개의 고장을 포함하는 고 장 진단(검출 및 위치)을 위한 새로운 알고리즘을 제시하 였다. 4개의 가능한 전제 조건을 바탕으로 이 알고리즘은 2(1 +log<sub>2</sub>N)개의 테스트를 요구한다.

그러나 지금까지의 다단 상호연결 네트워크에서 고장 허용 방법, 특히 진단에 관한 연구가 미흡하다. 따라서 본 논문에서는 기존의 다단 상호연결 네트워크중에서 generalized cube네트워크를 바탕으로 링크 고착 고장 및 direct 와 cross상태에서 스위칭 소자의 고장, 그리고 broadcast 상태에서 고장 진단을 포함하는 generalized cube네트워 크에 스위칭 소자가 가지는 4가지 상태의 전체적인 진단 을 한다.

가정된 고장모델을 검출할 수 있는 테스트 집합을 산 출하고 이를 통해서 고장의 검출 및 위치를 결정할 수 있 는 효율적인 알고리즘을 소개한다. 나아가서 라인 고착 고장 및 스위칭 소자에 direct와 cross상태에서의 고장을 검출할 수 있는 테스트 수가 네트워크의 크기에 관계없 이 일정한 크기를 가진다는 점을 보인다. 또한 기존의 2 ×2 스위치에서 고장진단에 broadcast에 진단방법을 제 안하여 전체적인 고장진단 방법을 제시한다. 그리고 적 용의 예를 보인다.

#### I. 스위칭 소자의 고장모델과 태스트 집합

고장진단의 문제는 가정된 고장모델에서 모든 고장에 관한 적절한 고장검출 및 고장위치 검출을 위한 테스트 집합을 산출함으로서 접근할 수 있다. 그리고 이러한 테 스트집합이 최소값 혹은 거의 최소에 집합으로 줄여지게 된다. 따라서 먼저 본 논문에서는 스위칭 소자의 고장 모 델을 먼저 제안하고 그러한 고장모델에서 모든 고장에 관한 테스트 집합을 유추한다.

그림 1에서 보여진것 처럼 direct와 cross, broadcast능 력을 가지는 스위칭 소자로 구성된 네트워크를 위한 고 장 진단 방법을 소개한다.

상호연결 네트워크에서의 고장은 링크 혹은 스위칭 소 자에 놓여질 수 있다. 링크에 위치하는 고장은 라인 고착 종류중의 하나로 고려될 수 있는데, stuck-at-zero(s-a-0)



그림 1 스위칭 소자의 4가지 상태 Fig. 1 4-States of switching element

혹은 stuck-at-one(s-a-1)이다. 본 논문에서는 스위칭 소자 에 고장종류를 고려하기 위해서 함수적인 접근과 스태이 지별 테스트 방식을 사용한다. 일반적으로 두개의 입력 라인과 출력라인을 가지는 스위칭 소자는 16개의 상태를 가지는 2×2 교차점 스위칭 매트릭스로 고려될 수 있다.

표 [은 16상태의 집합 S와 관련된 기호화된 표현을 보 인다. 하나의 스위칭 소자는 16개 상태중의 하나에 있다 고 가정한다. 스위칭 소자가 네트워크 기능을 수행하기 위해서 가정될 수 있는 정당한 상태의 수는 상호연결 네 트워크의 요구에 달려있다. 표 2에는 정당한 direct상태 (S10)에서 스위칭 소자를 통해 검출될 고장들과 먼저 그 것을 검출하기 위한 테스트들이 나열되어 있다. 표 2에 부분(I)에는 링크 고착 고장의 검출이 서술되어있다. 링 크라벨의 윗첨자는 고장이 링크 고착 0 또는 1을 일으키 는지를 나타낸다. 스위칭 소자 고장의 검출은 부분(II)에 보여진다.

표 1.2×2 스위칭 소자의 16개 상태의 표현 Table 1. 16-states representation of a 2×2 switching element

		· · · · · · · · · · · · · · · · · · ·	
상태 이름	스위칭 소자 기호	상태 이름	스위칭 소자 기호
So		S8	
S1	→+	S9	
\$ <sub>2</sub>		S10	
S3		S11	
S4		S12	
<b>S</b> 5		S <sub>13</sub>	
S6		S14	
S7		S15	

스위칭 소자의 고장에 관해서 예를들면 S<sub>10</sub>-S<sub>5</sub>는 입력 단자에 (x<sub>1</sub>, x<sub>2</sub>)=(0, 1)을 적용한다면 출력단자에서 고장 출력값은 정상적인 출력값 (<x<sub>1</sub>), <x2>)=(0, 1)과는 다른 (<x<sub>1</sub>), (x2))=(1, 0)일 것이다.

고 장		테스트		출력값				
		<b>X</b> 1	<i>X</i> <sub>2</sub>	정상 고장				
				$\langle X_1 \rangle$	$\langle X_2 \rangle$	$\langle X_1 \rangle$	$\langle X_2 \rangle$	
	20 ( 20)	1	0	1	0	0	0	
	$\mathbf{x}_{1}, (\mathbf{x}_{1})$	l	1	ł	1	0	1	
무문 I.	v1 / V1	0	0	0	0	1	0	
링크		0	1	0	1		1	
고착	YO YYON	0	Ł	0	1	0	0	
고장	<u> </u>	1	1	1	1	l	0	
	$x^{i}$ , $\langle x^{i} \rangle$	0	0	0	0	0	I	
		1	0		0	1	1	
	$S_{10} - S_0$	0		0		-	-	
			0	1	U		-	
	$S_{10} - S_1$	0		0			_	
		1		-	,	. v		
	\$ <sub>10</sub> -\$ <sub>2</sub>			U I	1	_		
			, ,			·		
	$S_{10} - S_3$	1	0	1	0	0	0	
부		0		-		- <u> </u>		
분 :	S10-S4	ĭ	0	1	0	-	Ĭ	
EI EI		0	1	0		- 1	0	
<b>\$1</b> .	$S_{10} - S_5$	ì	0	1	0	0	1	
		0		0	ł	-	φ	
4	S <sub>10</sub> +S <sub>6</sub>	i	0	1	0	-	φ	
		0	1	0	1	-	φ	
위	$S_{10} - S_7$	1	0	1	0	0	φ	
칭		0	ł	0	1	0	-	
_	2 <sup>10</sup> -2 <sup>8</sup>	1	0	1	0	l		
\$	S	0	i	0	1	φ	-	
자	210 m 29	ł	0	1	0	¢	-	
_	····	0	1	0	1	φ	1	
ᅶ	$S_{10} - S_{11}$	1	0		0	ø	0	
장		0	1			0	0	
	$S_{10} - S_{12}$	1	0	1	0	1	1	
		0	1	0		- Ø	0	
	$S_{10} - S_{13}$	1	0		0	φ	1	
	S <sub>10</sub> -S <sub>14</sub>	0	1	0	1	0	φ	
		1	0	Ţ	0	I	φ	
		0	1	0	ſ	φ	φ	
	$S_{10} - S_{15}$	I	0	1	0	φ	φ	

표 2. 정당한 direct상태(S<sub>10</sub>)에서 테스트 입력과 출력값 Table 2. Fault inputs and outputs in valid direct state(S<sub>10</sub>)

표 2에서 '·'는 정의되지 않은 출력값을, 'ø'는 0 과 1이 동시에 단자에 나타나는 논리적으로 에러있는 출력값들 을 의미한다. 표를 통해서 '·'와 'ø'에 0과 1의 임의에 할당 은 정상적인 출력과 고장 출력 사이에 영향을 끼치지 않 는다. 표 2로부터 누개의 테스트 (x<sub>1</sub>, x<sub>2</sub>)=(0, 1)과 (x<sub>1</sub>, x<sub>2</sub>)

고 장		테스트		출력값				
				정상		고장		
		X <sub>I</sub>	<i>X</i> <sub>2</sub>	$\langle X_i \rangle$	$\langle X_2 \rangle$	$\langle X_1 \rangle$	$\langle X_2 \rangle$	
		1	0	0	l	0	0	
	$X_1^{\circ}, \langle X_1^{\circ} \rangle$	1	1	1	1	l	0	
부분 I.	VI / VIX	0	0	0	0	0	1	
링크	41,1417	0	1		0	<b>i</b>	I .	
고착	$X_{+}^{0}\langle X_{+}^{0}\rangle$	0	1	1	0	0	0	
고장		1	<b>└</b>	} I ∤	1	0	<b> </b> 	
	$x_{2}^{1}, \langle x_{2}^{1} \rangle$	0	0	0	0		0	
	··		0	<u> </u>		1	- · ·	
	$S_5 - S_0$	1			1	-	_	
					-			
	$S_5 - S_1$		0	0				
		0			0		· · · · · · · · · · · · · · · · · · ·	
	$S_5 - S_2$	Ĭ	0	0	ľ	_	0	
	· · · · · · · · · · · · · · · · · · ·	0	1	· · · · · ·	0	1		
	$S_5 - S_3$	3	0	0	1	0	0	
부	~ ~	0	1	1	0	_	0	
분	$S_5 - S_4$	1	0	0	<u> </u>	—	1	
II,	S5-S6	0	L	1	0	-	φ	
		<b>_</b>	0	0	ł		φ	
	Sr - Sr	0	I	1	0	I	Ŷ	
스		1	0	0	<u>l</u>	0	φ	
위	$S_5 - S_8$	0		1	0	0	-	
			0	U .				
청	S5-S9				0	φ	-	
소			·	1		Ψ	-	
.	$S_5 - S_{10}$	1	0	0	1		0	
자		0	1	1				
Z	$S_{5} - S_{11}$	ľ	0	0	l	φ	0	
		0	1	l	0	0	0	
장	$S_5 - S_{12}$	1	0	0	1	1	L	
		0	1	l	0	φ	0	
	$S_5 - S_{13}$	1	0	0	1	φ	t	
	6.5	0	l	1	0	0	φ	
	35-314	1	0	0	I	l	φ	
	S S	0	ι	1	0	φ	φ	
	35-315	1	0	0	1	φ	φ	

표 3. 정당한 direct상태(S<sub>5</sub>)에서의 테스트 입력과 출력값 Table 2. Fault inputs and outputs in cross state(S<sub>5</sub>)

=(1, 0)이 모든 고장을 검출하기에 충분하다. x1과 x2와 테스트 백터는 각각 01과 10이다.

간편한 참조를 위해서 앞으로 t=01로 t는 10으로 정의 한다. 스위칭 소자의 정당한 cross상태(S5)에 관해서는 표 3에 보인다.

## 🗓. 고장 검출

네트워크를 위한 테스트 집합은 Feng과 Wu의 효율적 인 알고리즘을 이용한다. 이는 네트워크에 각 스위칭 소 자가 각기 두개의 테스트 벡터(t와 t)를 가지고 라벨된 두 개의 입력 라인을 가지도록 각 링크를 라벨하는 것이다. 연결 경로는 스위칭 소자를 테스트될 정당한 상태로 놓 음으로서 설정될 수 있다. 그림 2에 보여진 스위칭 소자 의 direct와 cross상태(S<sub>10</sub>과 S<sub>5</sub>)를 위해서는 두개의 테스 트 단계가 필요하다.



(a) 페이즈 I 태스트(Phase I test)



(b) 페이즈 2 테스트(Phase 2 test)

태스트 페이즈 1과 2에서는 네트워크에 모든 스위칭 소자에 대한 상태를 각각 태스트한다. 크기가 N인 네트 워크를 위한 효율적인 테스트 집합을 산출하기 위한 알 고리즘은 다음과 같다.

- 단계 1:테스트 백터 t=01을 가지고 네트워크 왼쪽의 가장 위에 터미날 링크를 라벨 한다.
- 단계 2:라벨된 터미날 링크는 위로부터 아래로 0, 1,..., m-l로 표시하 고 다음 라벨 되지않은 m개의 라벨을 위로부터 아래로 m, m + 1,...,2m~l로 표시한다고 가정한다.(단, l ≤ m ≤ N이고, m은 2 의 지수승이다.)

0≤i≤m-1얘 대해서 터미날 링크 m+i를 L(j)로 라벨한다.

(여기서 L(i)는 터미널 링크 i에 할당된 테스트 백터이고, L(i)는 보수이다.)

단계 3: 좌측면에 라벨 되지않은 터미날 링크에 대해서 모든 N개의 터미날 이 라벨뒬때까지 단계 2를 반복한다.

Generalized cube네트워크에서 만약 스테이지 i (0≤i ≤ 1, l≈log<sub>2</sub>N-1))에 N개 입력 라인을 l-1 비트로 표시 하다면, 다음과 같다.

패이즈 1 압력( $P_l P_{l-1} \dots P_0$ ) $_0 = \sigma \beta_l \beta_{l-1} \dots \beta_1$ 여기서  $\sigma(P_l P_{l-1} \dots P_0) = (P_{l-1} P_{l-2} \dots P_0 P_l)$  $\beta_{(k)}(P_l P_{l-1} \dots P_0) = (P_l \dots P_{k+1} P_0 P_{k-1} \dots P_1 P_k)$ 

페이즈 2 입력 $(P_I P_{I-1} \dots P_0)_0 = \vec{\sigma} \beta_I \beta_{I-1} \dots \beta_I$ 여기서  $\vec{\sigma}(P_I P_{I-1} \dots P_0) = (P_{I-1} P_{I-2} \dots P_0 \vec{P}_I)$  $\beta_k^{\sim}(P_I P_{I-1} \dots P_0) = (P_I \dots P_{k+1} P_0 P_{k-1} \dots P_I \vec{P}_k)$ 

### ₩. 고장 위치

Generalized cube네트워크에서 단일 고장에 위치를 결 정하는 문제는 크게 다음 새가지의 단계(가, 나, 다)로 구 성될 수 있다. 하나는 링크에서 단일 고장 위치를 결정하 는 문제이고, 두번째는 스위칭 소자에 direct와 cross상태 에서 고장을 위치시키는 문제이다. 마지막으로는 broadcast상태에서 고장 위치를 겸출하는 문제이다. 따라서 4 개의 상태를 가지는 스위칭 소자를 위한 전체적인 고장 진단을 위한 구성도는 그림 3와 같다.



그림 3 고장 진단의 전체적인 구성도 Fig. 3 Total construction diagram of fault diagnosis

그림 2 기본적 네트워크에서의 테스트 집합과 응답 Fig. 2 Test set and response for a basic network

#### 가. 링크 고착 고장(Link stuck fault)

하나의 경로에서 링크 집합(link set)을 계산하는 방법 은 [5],[6]에서 보여진다. 단일 고장 검출을 위해서 유도된 테스트 집합은 링크에서의 단일 고착 고장을 위치 시키 기 위해서 사용될 수 있다.

네트워크가 그림 4에서 보여지는 페이즈 1과 페이즈 2 에 테스트 응답을 가진다고 가정하면, 고장이 없는 출력 과 테스트 출력을 비교하면 패이즈 1 링크집합 {6, 12, 5, 5, 6} 경로와 페이즈 2 링크집합 {14, 12, 4, 0, 1} 경로에 서 페이즈 1에서는 링크(0110),에 페이즈 2에는 링크 (0001),에 고장출력 00이 있다. 이 두 링크집합을 교차서 켜보면 링크 (1100)1에 고장을 위치 시킬 수 있으며 이는 0에 고착되어 있다.



(a)페이즈I 테스트(Phasel test)



(b)페이즈2 태스트(Phase2 test)

## 그림 4 링크 고착 고장 Fig. 4 Link stuck fault

나. 함수적 접근 방식을 이용한 스위칭 소자 고장

수위칭 소자의 고장은 표 1에 보여진 16개 상태의 어느 하나의 결과일 수 있다. 네트워크에서 단일 스위칭 소자 고장은 여러 고장 출력 형태가 있는데 검출 페이즈의 응 답 형태에 따라서 고장은 다음과 같이 네가지 경우로 분 류할 수 있다.

이러한 분류는 Feng과 Wu의 방법에 따른다. 첫째, 단 지 하나의 고장 출력이 나타나는 단일 응답 고장으로, 고 장 출력은 페이즈 1 또는 페이즈 2에 있다. 둘째, 두개의 고장출력이 있는데, 분류된 두개의 응답 고장중 하나는 페이즈 1 테스트에 있고, 다른 하나는 페이즈 2 테스트에 있다. 새째, 분류되지 않은 두개의 응답 고장출력이 있는 데 두개의 고장출력이 모두 페이즈 1 또는 페이즈 2의 터 미날 출력에 있다. 네째, 여러개의 응답 고장으로서 두개 의 고장 출력보다 더 있는 경우이다. 이 네가지 경우를 각 각 generalized cube네트워크에 적용하면 결과는 다음과 같다.

#### (1)경 우1

단일 응답 고장의 고장위치 검출과 종류는 네트워크 크 기에 관계없이 10개의 테스트에 의해서 결정될 수 있다.

#### (2)경 우2

이 경우에서 스위칭 소자는 단지 각 정당한 상태에서 하나의 고장 출력을 가졌다. 경우 1에서는 스위칭 소자에 direct와 cross상태에서 단지 하나의 고장출력이 나타나지 만 경우 2에서 이 두 잡합에 가능한 고장 출력을 표 4에 나타냈는데, 6개의 부분 A, B, C, D, E, F로 구성된다. 경 우 2는 36개의 가능한 상태 결합이 있는데, 각 경우에 많 아야 경우 A는 8개, 경우 B와 C는 10개, 경우 D와 E는 12개, 경우 F는 4개의 테스트로 결정될 수 있다.

표 4. 경우 2에서 고장출력 형태 Table 4: Faulty output pattern in case 2

	고장출력					
부분 경우	ł	2				
А	01 또는 10 이진벡터	01 또는 10 이진백터				
B	01 또는 10 이진벡터	φφ				
С	01 또는 10 이잔벡터					
D	φφ					
Е	φφ	φφ				
F						

#### (3)경 우3과4

고장 경로에 스위칭 소자의 집합을 개산할 수 있고 이 러한 집합에 교집합은 고장 스위칭 소자를 검출할 수 있 다. 경우 3과 4의 두 경우에서 고장을 검출하고 위치시키 기 위해서 단지 4개의 테스트가 필요하다. 경우 3과 4의 고장 위치와 종류는 많아야 8개의 테스트에 의해서 결정 될 수 있다.

다. 스테이지별 테스트

그림 1에서 보여진 것과 같은 4개의 상태를 가지는 Generalized cube네트워크에서 broadcast상태에서 고장 진단은 가와 나의 결과를 이용하는 스테이지별 테스트를 통해서이다.

Generalized cube네트워크에서 각 스테이지의 스위칭 소자 m $(0 \le m \le N/2)$ 에 broadcast출력값은 출력단자 m 과 Cube<sub>i</sub> (m)  $(0 \le i \le n-1)$ 을 통해서 알 수 있다.

- 중명:Generalized cube네트워크가 N개의 입력과 N개 의 출력을 가진다고 가정할 때 n=log₂N개에 스 테이지를 가진다. 각 스테이지는 m(0≤m≤N/ 2-1)개 스위칭 소자를 가졌고, Cubei(m) (0≤i ≤n-1)로 연결되어 있다.
  - 여기서 Cube<sub>i</sub>(P<sub>n-1</sub>....P<sub>1</sub>P<sub>0</sub>)=P<sub>n-1</sub>...P<sub>i</sub>+1P<sub>i</sub>...P<sub>1</sub> P<sub>0</sub>이고 스테이지 i(0 ≤ i ≤ n-1)의 출력은 출력 단의 m과 Cubei(m)을 조사함으로서 알 수 있다. 따라서 스테이지 i를 broadcast상태로 놓고 다른 스테이지는 direct상태로 놓 을때 스테이지 i의 스 위칭 소자에 상태는 출력단 m과 Cubei(m)을 조 사함으로서 알수있다.

만약 N=16개 입력단을 가지는 generalized cube네트 워크에서 스테이지 2의 broadcast츌릭값은 출력단 m(0 ≤ m ≤ 7)과 Cube<sub>2</sub>(m)을 조사함으로서 알수 있다. 그림 5에 broadcast 출력값의 예를 보인다.



그럼 5 Generalized cube 네트워크의 Upper-broadcast 출력 Fig. 5 Broadcast output in Generalized cube network

Generalized cube네트워크에서 스위칭 소자에 upper(혹 은 lower) broadcast상태의 고장위치는 2 × log<sub>2</sub> N 테스트 에 의해서 결정될 수 있다.

중명: 가와 나에서의 링크고착고장과 스위칭 소자의 direct와 cross상태 테스토후 generalized cube네트 워크에 각 스태야지의 스위칭소자 m(0 ≤ m ≤ N/ 2)의 broadcast출력값은 출력단자 m과 Cube<sub>1</sub>(m) (0 ≤ i ≤ n-1)을 통해서 알 수 있으므 로 테스트 를 위해서 산출된 태스트 백터를 입력단에 적용 하여 고장위치를 결정할 수 있다. 총 테스트의 수 는 2 × log<sub>2</sub>N이다.

Generalized cube네트워크에서 broadcast 상태에서 고 장진단은 가와 나의 결과를 이용하는 스테이지별 테스트

		테스트		출력값				
고 장				정상		고장		
		$X_1$	<i>X</i> <sub>2</sub>	$\langle X_1 \rangle$	$\langle X_2 \rangle$	$\langle X_1 \rangle$	$\langle X_2 \rangle$	
	5 - 5	0	l	1	1	-	-	
	33-30	1	0	0	0	-	-	
	2-2	0	t	ſ	ſ	1	-	
	<u> </u>	1	0	0	0	0	-	
	2-2	0	1	1	1	-	1	
		1	0	0	0		0	
	55.	0	1	1	L	-	0	
		1	0		0	_	1	
	5-50	0	1	1	L	i	0	
		<u> </u>	0	0	0	0	1	
스	S-S	0	I	1	1	-	φ	
01	53 56	1	0	0	0	-	φ	
-11	55-	0	1	1	1	I	φ	
청		1	0	0	0	0	φ	
٨	S - S	0	1	1	1	0	-	
-1-		1	0	0	0	1		
자	5-5	0	1	i	1	φ	-	
_		I	0	0	0	φ	-	
<u> </u>	S-5.	0	t	1	I	0	1	
장			0	0	0	1	0	
	S - S	0	I	1	1	φ	1	
		1	0	0	0	φ	0	
	55.	0	1	1	1	0	0	
			0	0	0	i	1	
	St - Sta	0	1	1	1	φ	0	
		<b>_</b>	0	0	0	φ	1	
	S1 - S1	0	1	1	1	0	φ	
	37-514	1	0	0	0	1	φ	
	Sa-Su-	0	1	1	1	φ	φ	
	3-315	1	0	0	0	φ	φ	

표 5. Lower broadcast상태에서 테스트 입력과 출력값	
Table 5. Test inputs and outputs in lower-broadcast state	2

고 장		테스트		출력값				
			X <sub>1</sub> X <sub>2</sub>	정상		고장		
				$\langle X_1 \rangle$	$\langle \chi_2 \rangle$	$\langle X_1 \rangle$	$\langle X_2 \rangle$	
		0	1	į 0	0			
	512-30	1	0	l	1		- 1	
		0	1	0	0	I	_	
	512-51	1	0	ł	1	0	-	
		0	L	0	0	-	1	
	3 <sub>12</sub> -3 <sub>2</sub>	1	0	,	i	-	0	
		0	0	0	0	I	1	
	312-33	1	L	ł	1	0	0	
		0	1	0	0	_	0	
	312-34	1	0	1	1		1	
스	S <sub>12</sub> -S <sub>5</sub>	0	ł	0	0	1	0	
		1	0	1	1	0	1	
위	S <sub>12</sub> -S <sub>6</sub>	0	1	0	0	-	φ	
칭		1	0	1	1	-	φ	
	$S_{12} - S_7$	0	ı	0	0	T I	φ	
а Ч		I	0	i	1	0	φ	
자	<i>S</i> <sub>12</sub> - <i>S</i> <sub>8</sub>	0	1	0	0	-0	-	
Z		1	0	l	1	1	_	
-1	S12-S9	0	1	0	0	φ	-	
প		I	0	l	ł	φ	_	
	6.0	0	1	0	0	0	1	
	312-310	I	0	1	1	<u> </u>	0	
		0	1	0	0	φ	1	
	$S_{12} - S_{11}$	1	0	1		φ	0	
	S <sub>12</sub> -S <sub>13</sub>	0	1	0	0	φ	0	
		1	0	I	3	φ	1	
	0.0	0		0	0	0	φ	
	$S_{12} - S_{14}$	1	0	1	1	1	φ	
		0	L	0	0	φ	φ	
	3 <sub>12</sub> -3 <sub>15</sub>	1	0	1	L L	φ	φ	

표 6. Upper broadcast상태에서 테스트 입력과 출력값 Table 6. Test inputs and outputs in upper broadcast state

를 통해서이다. 테스트 알고리즘은 다음과 같다. 먼저 generalized cube네트워크가 N개의 입력과 N개의 출력을 가진다고 가정할때 n(=log<sub>2</sub>N)개의 스테이지를 가지게 된다.

- 단계 1:스테이지 i(=n-1)를 정당한 upper(혹은 lower) broadcast상태로 놓고 다른 스테이지는 direct 상태로 놓는다.
- 단계 2:네트워크의 입력단에 알고리즘에 의해서 산출 된 테스트 백터 t=01 t=10을 적용한다.
- 단계 3:스테이지 i를 스테이지 i-l로 이동한다.

단계 4:스테이지 i가 0가 아니면 다시 단계 1로 간다.

스테이지별 테스트에 의해서 검출된 고장은 각 스테이 지에 하나 이상의 고장을 검출할 수 있다. 스테이지별 태 스트에서 'φφ'와 '--'를 구별하기 위한 방법은 고장이 나 타난 스위칭 소자에 입력단에 같은 테스트 벡터(01 혹은 10)를 석용한다. 따라서 출력단자의 출력값이 00 또는 11 인 경우 'φφ와 '--'를 구별하기 위한 추가적인 2개의 테스 드를 필요로 한다.

가 스테아지마다 고장을 포함하는 경우에도 'qq' 혹은
'-'를 구별하기 위한 추가적인 테스트를 필요로 하게된
다. 따라서 각 스테이지마다 고장이 있는 최악의 경우 4
× log<sub>2</sub>N개의 테스트를 필요로한다. 그러므로 스테이지별
테스트를 이용한 broadcast의 테스트의 총수는 upper와



(a) 스테아지2의 upper-broadcast 테스트(Uupper-broadcast test in stage2)



(b) 'φφ'와 '--'를 구별하기 위한 테스트(Test for differentiating 'φφ' and '--')

그림 6 Generalized cube네트워크의 broadcast 테스트 Fig. 6 Broadcast test in Generalized cube network lower broadcast의 모든 경우를 포함 최대 8 × log<sub>2</sub>N이다. broadcast상태에서 테스트 입력과 출력값을 표 5와 6에 보였다.

반약 N=16개의 입력단을 가지는 generalized cube네 트워크에서 스테이지 2의 broadcast 텍스트를 그림 6에 보인다. 출력단의 결과를 이용하여 스테이지 2의 스위칭 소자 0과 5가 고장이다. 스테이지 2의 스위칭 소자 0는 "### \*-- "을 구별하기 위한 추가적인 테스트후 표 5를 이용하여 고장 종류를 결정할 수 있다.

### V.결 론

2개의 입력과 출력단을 가지는 스위칭 소자로 구성된 generalized cube네트워크에서의 고장진단을 위한 효율적 인 알고리즘을 제시하였다. 본 논문에서는 Wu와 Feng이 제시한 2 × 2 스위칭 소자의 가능한 16개의 모든 상태를 고려하여 이를 다단 상호연결 네트워크중에서 generalized cube네트워크에 적용하여 라인 고착 고장과 스위칭 소자 의 direct와 cross상태에서의 고장 진단 방법을 보였고, 여 기에 broadcast상태에 고장진단을 포함하여 스위칭 소자 의 4가지 상태에서 고장위치 및 종류를 진단할 수 있는 효율적인 방법을 제시하였다. 라인 고착 고장 및 스위칭 소자의 direct 및 cross상태에서 단일 고장을 검출하기 위 한 테스트의 수는 네트워크에 크기에 관계없이 4이고, 고 장위치 및 종류를 결정하기 위한 테스트의 수는 12이다.

스위칭 소자의 broadcast상태에서의 테스트는 스테이 지별 테스트를 이용하였는데, upper와 lower broadcast의 테스트 총수는 모든 경우를 포함해서 최소 4×log<sub>2</sub>N 그 리고 최대 8×log<sub>2</sub>N이다. 향후 4×4 스위치 소자로 구성 된 다단상호연결 네트워크에서의 고장진단에 관한 연구 가 필요하다.

# 참 고 문 헌

- 1. K. Hwang, Advanced Computer Architecture: Parallelism Scalability, Programmability, McGraw-Hill, 1993.
- 2. H. J. Siegel, Interconnection Networks for Large-Scale Parallel Processing, McGraw-Hill, 1992.
- 3. F. Lombardi, C. Feng and W. K. Huang, "Detection and Location of Multiple Faults in Baseline Interconnection Networks," IEEE Trans. Comput., vol. 41, pp. 1340-1344, Oct. 1992.
- G. J. Lipovski and M. Malek, Parallel Computing: Theory and Comparisons, New York: Wiley-Interscience, 1987.
- C. Wu and T. Feng, "On a class of multistage interconnection networks," IEEE Trans. Comput., vol. C-29, pp. 694-702, Aug. 1980.
- F. Lombardi and W. K. Huang, "On the constant diagnosability of baseline Interconnection Networks," IEEE Trans. Comput., vol. C-39, no. 12, pp. 1485-1488, 1990.

- C. Wu and T. Feng, "Fault diagnosis for a class of multistage interconnection networks," IEEE Trans. Comput., ol. C-30, no. 10, pp. 743-758, Oct. 1981.
- V. Cherkassky, E. Opper and M. Malek, "Reliability and fault diagnosis analysis of fault tolerant multistage interconnection networks," in Proc. FTCS, pp. 243-253, 1984.
- E. Opper and M. Malek, "Real-time diagnosis of banyan networks," in Proc IEEE Real-Time Syst. Symp., pp. 27-36, 1982.
- Dharma P. Agrawal, "Testing and fault tolerance of multistage interconnection networks," IEEE Comput., pp. 41-53, Apr. 1982.
- K. M Falavarjani and D. K. Pradhan, "Fault-diagnosis of parallel processor interconnection networks," in Proc. FTCS, pp. 209-212, 1981.
- V. P. Nelson, "Fault-tolerant computing: fundamental concepts," IEEE Comput., vol. 23, no. 7, pp. 19-25, Jul. 1990.
- A. D. Singh and H. Y. Youn, "A modular fault-tolerant binary tree architecture with short links," IEEE Trans. Comput., vol. 40, no. 7, pp. 882-890, Jul. 1991.

# ▲배 성 환(Sung Hwan Bae) 1970 年 10月 12日生



1993年 2月:전북대학교 공과대학 전 자공학과 졸업(공학사) 1995年 2月:전북대학교 대학원 전자 공학 석사과정 졸업(공 학석사) 1995년~현재:전북대학교 대학원 전 자공학 박사과정 ※주관심분야:병렬처리, 메모리 테 스트



1991年 2月 : 전북대학교 공과대학 전 자공학과 졸업(공학사) 1993年 2月 : 전북대학교 대학원 전자 공학 석사과정 졸업(공 학석사) 1996년 8월 : 전북대학교 대학원 전자 공학 박사과정 졸업(공학 박사)

1969年1月23日生

1996년~현재:전북대학교 전기전자회로 합성연구소 연 구원

※주관심분야: VLSI설계, 매모리 테스트

▲이 상 태(Sang Tae Lee) 1954年 12月 6日生 1977年 2月:아주대학교 전자공학과



- 1993年~현재:전북대학교 대학원 전 자공학 박사과정
- 1981年~1985年:국제상사 컴퓨터 사 업본부 근무

1985年~현재:표준과학연구원 전산센터근무 ※주관심분야:병렬처리, 광대역통신망, 지능망

▲전 병 실(Byoung Sil Chon) 1945年 2月 14日生 1967年 2月 : 전북대학교 공과대학 전



기공학과 졸업(공학사) 1969年 2月 : 전북대학교 대학원 전자 공학 석사과정 졸업(공 학석사)

1974年:전북대학교 대학원 전자공학 (공학박사)

1979年:미국 Univ. of Nortre Dame 전기공학과 객원교수

1986年 : 전북대학교 전자계산소장 1994年 : 전북대학교 도서관장 1971年~현재 전북대학교 공과대학 전자공학과 교수 ※주관심분야 : 병렬컴퓨터, 지능망, ATM, VLSI 설계