• 제목/요약/키워드: Multiple-cell time slots

검색결과 3건 처리시간 0.017초

K-Time 슬롯당 한번의 스케줄을 갖는 독창적인 스위치 아키텍쳐에 관한 연구 (A Study on The Novel Switch Architecture with One Schedule at K-Time Slots)

  • Sohn, Seung-il
    • 한국정보통신학회논문지
    • /
    • 제7권7호
    • /
    • pp.1393-1398
    • /
    • 2003
  • 본 논문에서는 k-타임 슬롯 당 한번의 스케줄을 갖는 새로운 스위치 아키텍쳐를 제안한다. 여기서 k는 각 스케줄에 대해 할당된 시간 슬롯을 의미한다. 기존의 스위치 스케줄러는 각각의 스케줄에 대해 하나의 타임슬롯을 사용하지만, 제안된 스위치 시스템은 각 스케줄에 대해 다중 타임 슬롯을 사용한다. 기존의 스위치시스템과 제안된 스위치 시스템은 동일한 쓰루풋을 갖지만 제안한 스위치 시스템은 각 스케줄당 다중 셀 타임 슬롯을 점유한다. 따라서 기존의 스위치 시스템과 비교하여 간단한 회로의 스케줄러로 구현되어 질 수 있다. 스위치 시스템에 대해 제안된 스케줄링 알고리즘은 고속의 데이터 링크율을 갖는 스위치 시스템에 적용될 수 있을 것으로 사료된다.

인접 셀 간섭영향을 고려한 TD-SCDMA 스마트 안테나 시스템의 동적 채널 할당 알고리즘 (Dynamic Channel Allocation Algorithm for TD-SCDMA Smart Antenna System with Inter-cell Interference)

  • 장민석;홍인기
    • 한국항행학회논문지
    • /
    • 제11권4호
    • /
    • pp.415-422
    • /
    • 2007
  • 본 논문에서는 크로스 시간 슬롯이 존재하는 TD-SCDMA 시스템에 적용할 수 있는 새로운 동적 채널 할당 알고리즘을 제안하였다. 크로스 시간 슬롯에서 간섭을 줄이기 위해 셀 내의 사용자들은 기지국과 사용자 사이의 거리를 기준으로 Near 그룹과 Far 그룹으로 구분된다. 크로스 시간 슬롯에서 역방향 링크에서는 Near 그룹, 순방향 링크에서는 Far 그룹에 존재하는 사용자가 채널을 할당 받는다. 셀룰러 시스템에서 하나의 셀은 복수개의 셀로 둘러싸여 있어 크로스 시간 슬롯과 노멀 시간 슬롯이 혼재해서 존재하게 되므로, 어떠한 셀을 기준으로 할 것인지가 매우 중요하다. 본 논문은 하나의 셀을 6개의 구역으로 구분하고 각 사용자의 입사각을 파악하여 가장 큰 영향을 주는 하나의 인접 셀을 결정하였다. 본 논문에서 제안하는 동적 채날 할당 방식과 셀을 구분하는 방식은 크로스 시간 슬롯에서 간섭을 크게 줄 수 있는 상황을 피함으로써 시스템의 용량 측면에서 FCA에 비해 약 2%~9%, RCA에 비해 약 0.5%~1.3%의 성능향상이 있었다.

  • PDF

ATM-PON의 상향에서 버스트 셀 동기장치의 FPGA 구현 (FPGA Implementation of a Burst Cell Synchroniser for the ATM-PON Upstream)

  • 김태민;정해;신건순;김진희;손수현
    • 대한전자공학회논문지TC
    • /
    • 제38권12호
    • /
    • pp.1-9
    • /
    • 2001
  • APON(ATM Passive Optical Network)에서, 상향 트래픽의 전송은 OLT가 ONU에게 타임슬롯을 할당하여 셀을 보내게 하는 TDMA(Time Division Multiple Access) 방식을 근간으로 한다. 상향은 스트림 모드가 아니기 때문에, 셀 동기 장치는 버스트 모드로 동작해야 한다. 또한, 하나의 광섬유에 여러 대의 ONU가 보내는 셀들 사이에서 충돌을 방지하기 위하여 셀 위상 감시기가 필요하다. 본 논문에서는 G.983.1 기반의 APON에서 상향 셀 전송을 위해 사용될 수 있는 TDMA 버스트 셀 동기장치를 FPGA(Field Programmable Gate Array)로 구현한다. 이 동기장치는 상향 데이터 복구(data recovery) 기능과 위상 감시 (Phase Monitoring)라는 두가지 주된 기능이 있다. 전자는 상향 타임슬롯의 오버헤드에서 preamble을 찾고 비트 및 셀 위상을 시스템 클럭에 정렬함으로써, OLT에서 상향 데이터와 클럭을 복구하기 위한 것이다. 후자는 상향 셀 충돌을 방지하기 위하여 인접 셀 간의 위상편차를 지속적으로 감시함으로써, 각 ONU에게 등화지연(equalization delay)을 보정할 수 있도록 정보를 제공하기 위한 것이다.

  • PDF