• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2018년도 전력전자학술대회
• /
• pp.105-107
• /
• 2018

This paper presents a new hybrid multilevel converter topology, which consists of a combination of the series connected switched capacitor units with boost ability, and an H-bridge with T-type bidirectional switches. The proposed converter boosts the input voltage without any bulky inductors, and has the small number of components, which can make the size and cost of a power converter greatly reduced. The output filter size and harmonics are also reduced by the high quality multilevel output. In addition, there is no need for complicated methods to balance the capacitor voltage. Simulation and experimental results with a nine-level converter system are presented to validate the proposed topology and modulation method.

• 대한전기학회논문지:전기기기및에너지변환시스템부문B
• /
• 제48권12호
• /
• pp.691-700
• /
• 1999

This paper proposes a novel switching strategy of 1Mvar STATCON using cascade multilevel H-bridge inverter(HBI) for FACTS application. To control the reactive power instantaneously, the d-q dynamic system model is described and analyzed. A single pulse pattern based on the SHEM(Selective Harmonic Elimination Method) technique is determined from the look-up table to reduce the line current harmonics and a rotating fundamental frequency switching scheme is presented to adjust the DC voltage of each inverter capacitor at the same value. So the voltage unbalance problem between separately DC bus voltage is improved by using the proposed switching scheme. As a result, the presented inverter configuration not only reduces the system complexity by eliminating the isolation at the AC input side transformer but also improves the dynamic response to the step change of reactive power.

• 대한전자공학회논문지
• /
• 제20권4호
• /
• pp.55-60
• /
• 1983

입력신호와 비교신호와의 시간오차를 다치 양자화하는 시간 오차 검출기(TED)를 고찰하여 새로운 형태의 디지탈 위상고정회로(DPLL)를 제안하고 성능을 해석하였다. 본 논문에서 고안된 TED는 선형적인 특성을 갖게 되므로 DPLL의 동작은 선형 차분 방정식으로 해석된다. 잡음이 없는 경우에, 유도된 시스템 방정식을 해석하여 제안된 DPLL 입력신호의 초기 시간차이에 관계없이 입력신호의 위상과 주파수를 추적할 수 있는 조건 및 그에 따른 주파수 추적 범위를 구했으며 타이밍 에러 플레인(timing error plane) 방법 및 컴퓨터 시뮬레이션을 통해 앞에서 해석된 결과들이 잘 일치함을 보였다.

• 전력전자학회논문지
• /
• 제15권5호
• /
• pp.376-380
• /
• 2010

본 논문에서는 양방향 스위치를 가지는 기존의 5-레벨 인버터를 직렬 결합하여 다수의 출력 전압 레벨을 형성할 수 있는 멀티레벨 인버터 구조를 제안한다. 무엇보다도 제안된 회로의 입력 전압원 크기를 5의 배수로 구성함으로서 보다 많은 수의 레벨을 생성시킬 수 있다. 동일한 수의 출력 전압 레벨 형성시 기존의 Cascaded H-bridge cell 방식보다 스위칭 소자를 줄일 수 있어 시스템 크기, 비용, 전력 손실을 저감시킬 수 있는 장점을 가진다. 두 대의 5-레벨 인버터를 직렬 결합함으로써 25-레벨의 출력전압을 생성시킬 수 있는 인버터에 대한 특성을 분석하고 시뮬레이션과 실험을 통해 타당성을 검증한다.

• 전력전자학회논문지
• /
• 제23권5호
• /
• pp.359-365
• /
• 2018

This study introduces a model predictive control method for controlling a cascaded flying capacitor multilevel rectifier used as an AC-DC rectifier of a solid-state transformer for DC distribution systems. The proposed method reduces the number of states that need to be considered in model predictive control by separately controlling input current, output DC link voltage, and flying capacitor voltage. Thus, calculation time is shortened to facilitate the level expansion of the cascaded flying capacitor multilevel rectifier. The selection of weighting factors did not present difficulties because the weighting factors in the cost function of the conventional model predictive control are not used. The effectiveness of the proposed method is verified through computer simulation using powersim and experiment.

• 정보처리학회논문지:소프트웨어 및 데이터공학
• /
• 제11권7호
• /
• pp.299-306
• /
• 2022

최근 로봇이나 설비, 회로 등에 센서 내장이 보편화 되고, 측정된 센서 데이터를 학습하여 기기의 고장을 진단하기 위한 연구가 활발하게 수행되고 있다. 이러한 고장 진단 연구는 고장 상황이나 종류를 예측하기 위한 분류(Classification) 모델 개발과 정량적으로 고장 상황을 예측하기 위한 회귀(Regression) 모델 개발로 구분된다. 분류 모델의 경우, 단순히 고장이나 결함의 유무(Class)를 확인하는 반면, 회귀 모델은 무수히 많은 수치 중에 하나의 값(Value)을 예측해야 하므로 학습 난이도가 더 높다. 즉, 입력과 출력을 대응시켜 고장을 예측을 할 때, 유사한 입력값이 동일한 출력을 낸다고 결정하기 어려운 불규칙한 상황이 다수 존재하기 때문이다. 따라서 본 논문에서는 주기성을 지닌 입출력 데이터에 초점을 맞추어, 입출력 관계를 분석하고, 슬라이딩 윈도우 기반으로 입력 데이터를 패턴화 하여 입출력 데이터 간의 규칙성을 확보하도록 한다. 제안하는 방법을 적용하기 위해, 본 연구에서는 MMC(Modular Multilevel Converter) 회로 시스템으로부터 주기성을 지닌 전류, 온도 데이터를 수집하여 ANN을 이용하여 학습을 진행하였다. 실험 결과, 한 주기의 2% 이상의 윈도우를 적용하였을 때, 적합도 97% 이상의 성능이 확보될 수 있음을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.681-684
• /
• 2005

본 논문은 (3$^{n-1}$+2) 레벨 형성법에 기반한 멀티레벨 인버터를 제안한다. PWM 인버터, LEVEL 인버터와 다단 변압기로 구성되는 이 회로는 양질의 출력전압을 형성하기 위해서 이차측이 직렬로 결합된 다단 변압기를 이용하게 된다. 변압기 권선비의 적절한 선택을 통해 입력전압의 정수비 형태로 주어지는 출력전압레벨을 형성할 수 있다. 제안된 방식으로 11레벨, 29레벨 시작품을 제작하여 실험을 통해 타당성을 검증한다.

• 전력전자학회논문지
• /
• 제8권2호
• /
• pp.99-106
• /
• 2003

본 논문에서는 출력 전압 파형을 개선하고 고조파 성분을 저감시키기 위한 한 방법으로 변압기 2차측을 직렬로 결합시킨 형태를 가지는 새로운 멀티 레벨 인버터를 제안한다. 제안된 11 레벨 PWM 인버터는 출력 전압의 각 레벨을 형성하기 위한 두 개의 level 인버터 모듈과 PWM 스위칭 동작을 위한 PWM 인버터 모듈, 그리고 3대의 변압기로 구성된다. 적절한 변압기의 권선비를 이용하여 직류 전원에 대한 정수비의 연속적인 출력 전압 레벨을 형성하였으며, 변압기의 직렬 결합으로 출력단의 필터용 인덕허가 필요 없는 장점을 가진다. 제안하는 PWM 인버터의 타당성을 입증하기 위해 24 [V] 직류 전원에서 220 [V] 교류 전원을 발생시킬 수 있는 인버터의 시작품을 제작하고 실험을 행하였으며, 기존의 멀티 레벨 방식을 이용한 11 레벨 PWM 인버터와 제안된 11 레벨 PWM 인버터의 비교를 통해 제안하는 인버터의 타당성을 검증하였다.

• 전력전자학회논문지
• /
• 제26권4호
• /
• pp.271-276
• /
• 2021

Arc fault detector based on multilevel DWT with analysis of high-frequency noise components over 100 kHz is proposed in this study to improve the performance in detecting serial arcs and distinguishing them from inverter noise in PV systems. PV inverters generally operate at a frequency range of 20-50 kHz for switching operation and maximum power tracking control, and the effect of these frequency components on the signal for arc detection leads to negative arc detection. High-speed ADC and multilevel DWT are used in this study to analyze frequency components above 100 kHz. Such high frequency components are less influenced by inverter noise and utilized to detect as well as separate DC series arc from inverter noise. Arc detectors identify the input current of PV inverters using a Rogowski coil. The sensed signal is filtered, amplified, and used in 800kSPS ADC and DWT analysis and arc occurrence determination in DSP. An arc detection simulation facility in UL1699B was constructed and AFD tests the proposed detector were conducted to verify the performance of arc detection and performance of distinction of the negative arc. The satisfactory performance of the arc detector meets the standard of arc detection and extinguishing time of UL1699B with an arc detection time of approximately 0.11 seconds.

• ETRI Journal
• /
• 제40권3호
• /
• pp.396-409
• /
• 2018

Elliptic curve cryptography (ECC) can achieve relatively good security with a smaller key length, making it suitable for Internet of Things (IoT) devices. DNA-based encryption has also been proven to have good security. To develop a more secure and stable cryptography technique, we propose a new hybrid DNA-encoded ECC scheme that provides multilevel security. The DNA sequence is selected, and using a sorting algorithm, a unique set of nucleotide groups is assigned. These are directly converted to binary sequence and then encrypted using the ECC; thus giving double-fold security. Using several examples, this paper shows how this complete method can be realized on IoT devices. To verify the performance, we implement the complete system on the embedded platform of a Raspberry Pi 3 board, and utilize an active sensor data input to calculate the time and energy required for different data vector sizes. Connectivity and resilience analysis prove that DNA-mapped ECC can provide better security compared to ECC alone. The proposed method shows good potential for upcoming IoT technologies that require a smaller but effective security system.