

두 대의 5-레벨 인버터의 직렬결합을 이용한 멀티레벨인버터

崔源均*, 權哲淳*, 洪雲澤*, 姜弼淳†

Multilevel Inverter using Two 5-level Inverters Connected in Series

Won-Kyun Choi, Cheol-Soon Kwon, Un-Taek Hong, and Feel-Soon Kang

요 약

본 논문에서는 양방향 스위치를 가지는 기존의 5-레벨 인버터를 직렬 결합하여 다수의 출력 전압 레벨을 형성할 수 있는 멀티레벨 인버터 구조를 제안한다. 무엇보다도 제안된 회로의 입력 전압원 크기를 5의 배수로 구성함으로써 보다 많은 수의 레벨을 생성시킬 수 있다. 동일한 수의 출력 전압 레벨 형성시 기존의 Cascaded H-bridge cell 방식보다 스위칭 소자를 줄일 수 있어 시스템 크기, 비용, 전력 손실을 저감시킬 수 있는 장점을 가진다. 두 대의 5-레벨 인버터를 직렬 결합함으로써 25-레벨의 출력전압을 생성시킬 수 있는 인버터에 대한 특성을 분석하고 시뮬레이션과 실험을 통해 타당성을 검증한다.

ABSTRACT

This paper presents a circuit configuration of multilevel inverter to increase the number of output voltage levels by using conventional 5-level inverters connected in series. Most of all it can maximize the number of output voltage levels by employing input voltage sources, which have the power of five. When it synthesizes the same number of output voltage levels, the proposed inverter can save the number of switching devices compared with the conventional cascaded H-bridge cell inverter. So it can reduce the size, cost, power consumption of the system. We implemented computer-aided simulation and experiments for a 25-level inverter employing two 5-level inverters.

Key Words : Multilevel inverters, Pulse width modulation (PWM), Total harmonic distortion (THD)

1. 서 론

멀티레벨인버터는 고전압, 대전력 응용의 목적으로 탄생하여 관련 산업분야에서 PWM 인버터의 대안으로 주목 받고 있다^[1]. 특히 멀티레벨인버터는 출력전압에 다수의 레벨 형성이 가능하여 낮은 스위칭 주파수로

사인파에 근접한 출력전압 파형을 형성시킬 수 있다. 양질의 출력전압을 생성하는 관점에서 볼 때 가능한 적은 수의 회로 소자를 이용하여 다수의 출력 전압 레벨을 생성하는 것이 멀티레벨 인버터의 회로 설계에 있어 중요하다^{[1]-[4]}.

멀티레벨인버터의 종류에는 Diode-clamped, Flying capacitor, Cascaded H-bridge cell 방식이 있다. 이들 중 Cascaded H-bridge cell 방식이 출력전압 레벨 수를 증가시키기 위해 가장 적합한 방식이며, 최근에는 출력전압 레벨 수를 보다 증가시키기 위한 변형된 구조의 멀티레벨인버터가 보고되고 있다. 이들 중 단일

†교신저자 : 정희원, 한밭대 제어계측공학과 부교수

E-mail : feelsoon@hanbat.ac.kr

*학생회원, 한밭대 제어계측공학과 석사과정

접수일자 : 2010. 7. 30 1차 심사 : 2010. 8. 18

심사완료 : 2010. 8. 23

입력전원과 3rd승비의 권선비를 갖는 다단변압기를 이용한 멀티레벨인버터는 출력전압 레벨 수를 증가시키기 위한 매우 효과적인 방식이다. 또한 변압기의 누설 인덕턴스에 의한 필터링 효과까지 있어 매우 양질의 출력전압 형성이 가능하다^[5]. 그러나 변압기 자체의 손실, 시스템 부피의 증가로 인해 3대 이상의 변압기를 채용하는 것은 비효율적이다. 이를 개선하기 위해 변압기 사용 대수를 저감할 수 있는 멀티레벨 인버터가 소개되었다^[6]. 이는 상대적으로 적은 수의 출력전압 레벨 수로 인해 출력전압의 THD가 상승하는 문제점을 해결하기 위해 레벨 형성시 PWM 방식을 추가하였다. 하지만 다소 높은 스위칭 주파수로 인한 스위칭 손실 발생은 불가피하다. 또한 저주파 변압기를 채용하는 방식은 전동기 구동용 인버터로 사용하기에는 변압기 설계에 어려움이 있어 응용에 한계가 있다.

따라서 본 논문에서는 변압기에 의해 발생하는 시스템 크기, 변압기 손실 문제를 해결하기 위해 양방향 스위치를 적용한 Cascaded H-bridge cell 방식을 제안한다. 가능한 최소의 소자만을 이용하여 가능한 최대 수의 출력전압 레벨을 형성하기 위해서 양방향 스위치를 이용한 기존의 5-레벨 인버터^[7]의 출력을 직렬 결합한다. 입력전압원의 크기를 5의 배수로 구성함으로써 생성 가능한 출력전압 레벨 수를 분석하고 시뮬레이션과 실험을 통해 타당성을 검증한다.

2. 5-레벨 인버터의 직렬결합을 이용한 멀티레벨인버터

제안된 멀티레벨 인버터의 기본 회로 구성을 그림 1에 나타낸다. 기존의 Cascaded H-bridge cell 방식에서는 입력전압원이 모두 독립적이지만 제안된 방식에서는 각 H-bridge cell은 직렬결합된 두 개의 dc 전압원으로 구성되며, H-bridge cell과 전압원 사이에 양방향 스위치가 삽입되어 각 인버터 모듈은 출력전압에 5레벨을 형성하게 된다. 상단의 5레벨 인버터의 출력을 하단의 5레벨 인버터 출력과 직렬 결합시킨 구조이며 총 4개의 입력전압원의 크기를 상단의 경우 V_{dc} , 하단의 경우 $5V_{dc}$ 를 가지도록 구성한다. 상단 인버터의 출력 v_x 는 $-2V_{dc}$, $-V_{dc}$, 0 , V_{dc} , $2V_{dc}$ 의 5-레벨의 출력을 생성하며, 하단 인버터의 출력 v_y 는 $-10V_{dc}$, $-5V_{dc}$, 0 , $5V_{dc}$, $10V_{dc}$ 의 5레벨 출력전압을 생성하게 된다. 제안된 멀티레벨 인버터의 출력전압 v_{out} 은 두 인버터 출력전압의 합으로 나타나므로 $-12V_{dc}$ 에서 $12V_{dc}$ 까지 영전압을 포함한 총 25레벨의 출력 전압을 형성




그림 1 제안하는 멀티레벨 인버터
Fig. 1 Proposed multilevel inverter

할 수 있다. 상단 인버터와 하단 인버터의 출력이 직렬 결합됨으로 출력전압 v_{out} 은 식(1)과 같이 표현된다.

$$v_{out} = v_x + v_y \tag{1}$$

상단 인버터 스위치의 스위칭 함수를 SF_x , 하단 인버터 스위치의 스위칭 함수를 SF_y 라 하면 각 스위칭 함수는 다음과 같이 표현된다.

$$\begin{aligned} \text{if } SF_x = 2 \text{ then } Q_{11}, Q_{14} &= ON \\ \text{if } SF_x = 1 \text{ then } Q_x, Q_{14} &= ON \\ \text{if } SF_x = 0 \text{ then } Q_{11(12)}, Q_{13(14)} &= ON \\ \text{if } SF_x = -1 \text{ then } Q_x, Q_{13} &= ON \\ \text{if } SF_x = -2 \text{ then } Q_{12}, Q_{13} &= ON \\ \\ \text{if } SF_y = 2 \text{ then } Q_{21}, Q_{24} &= ON \\ \text{if } SF_y = 1 \text{ then } Q_y, Q_{24} &= ON \\ \text{if } SF_y = 0 \text{ then } Q_{21(22)}, Q_{23(24)} &= ON \\ \text{if } SF_y = -1 \text{ then } Q_y, Q_{23} &= ON \\ \text{if } SF_y = -2 \text{ then } Q_{22}, Q_{23} &= ON \end{aligned} \tag{2}$$

식 (2)와 (3)을 이용해 식 (1)의 출력전압 v_{out} 을 다시 정의하면 식(4)와 같다.

$$v_{out} = \sum_{i=1}^k SF_x \cdot V_{dc} + \sum_{i=1}^k 5SF_y \cdot V_{dc} \tag{4}$$

표 1 스위칭 상태
Table 1 Switching state

V _{out}	Switching State									
	Q _x	Q ₁₁	Q ₁₂	Q ₁₃	Q ₁₄	Q _y	Q ₂₁	Q ₂₂	Q ₂₃	Q ₂₄
0			■		■			■		■
V _{dc}	■				■			■		■
2V _{dc}		■			■			■		■
3V _{dc}			■	■		■				■
4V _{dc}	■			■		■				■
5V _{dc}			■	■		■				■
6V _{dc}	■				■	■				■
7V _{dc}		■			■	■				■
8V _{dc}			■	■			■			■
9V _{dc}	■			■		■				■
10V _{dc}			■		■		■			■
11V _{dc}	■				■	■				■
12V _{dc}		■			■	■				■




그림 2 등면적법에 의한 스위칭 각도
Fig. 2 Switching angles by equal-area method

식 (4)로부터 각 인버터의 스위칭 함수의 선택을 통해 25개의 선형적인 출력전압 레벨을 생성시킬 수 있다. 양의 출력전압을 생성하기 위한 스위칭 상태를 표 1에 나타낸다.

제안된 멀티레벨 인버터의 변조비는 다음의 식 (5)에 의해 정의된다.

$$M_a = \frac{\pi}{4} \cdot \frac{V_1}{V_{max}} = \frac{\pi}{4} \cdot \frac{V_1}{s \cdot V_{dc}} \quad (5)$$

여기서 V_{max}는 인버터의 최대 출력전압이다. 25레벨을 형성하는 제안된 인버터의 경우, s의 값은 12이며, 따라서 V_{max}는 12V_{dc}가 된다.

표 1에 주어진 인버터 스위치의 동작을 기본으로 사인파의 출력을 얻기 위해 본 논문에서는 등면적법을 이용한 스위칭 각 계산을 수행하였다. 그림 2와 같이

스위칭 각에 따라 겹치는 면적과 겹치지 않는 면적을 함께 함으로써 전체적인 출력 파형의 THD를 감소시킬 수 있다. 여기서 기준전압 파형 V_{ref}는 식 (6)에 의해 정의 된다.

$$V_{ref} = N \cdot V_{dc} \cdot M_a \cdot \sin(\omega t) \quad (6)$$

여기서 N은 레벨 수, M_a는 변조비, V_{dc}는 입력 전압의 크기이다. 등면적법의 스위칭 각은 식(7)에 의해서 구할 수 있다.

$$\theta_j = \sin^{-1}\left(\frac{K}{N}\right) \quad (7)$$

여기서 θ_j (j=상수)는 기준 전압과 출력 전압의 교차점, K는 상수 (1, 2, N-1), N은 출력전압의 레벨 수를 의미한다. 실제 등면적법이 적용된 스위칭 각도 θ'_j는 식 (8)로 구할 수 있다.

$$\theta'_j = \frac{\pi}{2} - \frac{A_j}{V_{dc}} \quad (8)$$

여기서 A_j (j는 상수)는 출력 파형의 면적이다.

등면적법에 의해 구해진 스위칭 각을 적용하여 출력 전압을 생성할 경우 출력전압의 고조파는 식 (9)에 의해 정의된다.

$$B_n = V_{dc} \left[\sum_{n=1}^{\frac{\pi}{2}} \int_{\theta_n}^{\theta_{n+1}} \frac{12}{n\pi} \cdot \sin(n\omega t) d(\omega t) \right] \quad (9)$$

여기서 B_n은 고조파의 크기, θ는 스위칭 각도, V_{dc}는 dc 링크 전압, n은 홀수 고조파의 차수를 나타낸다.

3. 시뮬레이션 및 실험

제안된 멀티레벨 인버터의 동작 특성을 분석하기 위해 시뮬레이션과 시작품을 기반으로 한 실험을 수행하였다. 등면적법을 통한 스위칭 각과 25레벨의 출력전압 형성을 위해 AVR MEGA 128 프로세서를 기반으로 한 디지털 제어를 설계하였다. V_{dc}는 10 [V], 출력전압의 주파수는 60 [Hz]로 설정하였다. 따라서 상단 인버터의 직렬결합 된 DC 링크단의 전압은 20 [V], 하단 인버터는 100 [V]의 조건에서 동작하게 된다.

그림 3은 PSIM을 이용한 출력전압의 시뮬레이션




그림 3 시뮬레이션 파형, (a) 상단인버터 출력 (v_x), (b) 하단인버터 출력(v_y), (c) 출력전압(v_{out})
 Fig. 3 Simulation results, (a) output voltage of the upper inverter(v_x), (b) output voltage of the lower inverter(v_y), (c) output voltage(v_{out})

결과 파형을 보여준다. 상단 인버터의 출력전압, 하단 인버터의 출력전압, 두 인버터 출력의 합으로 나타나는 최종 인버터의 25레벨을 가지는 출력전압 파형을 보여준다. 하단의 인버터는 기본 5레벨의 출력 전압을 형성하고 상단 인버터의 출력전압이 가감되어 선형적인 정수비의 출력전압 레벨이 형성됨을 알 수 있다. 출력전압에 형성되는 레벨 수가 25레벨로 거의 정현적인 출력전압 파형이 형성됨을 알 수 있다.

그림 4는 시작품을 이용하여 제안된 멀티레벨 인버터의 기본 동작을 검증하기 위한 실험 결과를 보여준다. 출력전압의 파형으로부터 25레벨이 형성됨을 확인할 수 있으며 사인파에 가까운 출력전압 생성이 가능함을 알 수 있다. 하단 인버터의 출력전압(v_y)으로 기본 레벨을 구성하고 상단 인버터 출력전압(v_x)이 가감되어 출력전압 레벨을 형성함을 알 수 있다. v_x 전압파형에 나타나는 전압 레벨의 붕괴는 상단 dc 링크단 전압의 불안정에 의해 발생되나 출력전압 레벨 수가 25개로 레벨 간의 전압차가 크지 않기 때문에 출력전압(v_{out})에 미치는 영향은 크지 않다. 제안된 멀티레벨 인버터는 출력전압에 25개의 레벨과 등면적법을 적용한 스위칭 방식의 적용으로 출력단에 추가적인 필터 없이 5 [%] 미만의 우수한 THD 특성을 나타낸다.




그림 4 실험 결과, (a) 상단인버터 출력(v_x), (b) 하단인버터 출력(v_y), (c) 출력전압(v_{out})
 Fig. 4 Experiment results, (a) output voltage of the upper inverter(v_x), (b) output voltage of the lower inverter(v_y), (c) output voltage(v_{out})




그림 5 스위치 개수 비교
 Fig. 5 Comparison of the number of switches

그림 5는 기존의 Cascaded H-bridge cell 방식과 제한하는 방식에 사용되는 스위치 소자수의 비교 결과를 보여준다. 25레벨 형성시에는 기존 방식보다 38개를 저감할 수 있으며, 만약 65레벨을 형성하고자 할 경우에는 113개의 스위치 저감 효과가 있음을 알 수 있다. 5레벨의 출력 레벨을 형성할 경우에는 약 37 [%]의 스위치 절감 효과가 있지만 25레벨 이상의 출력전압을

형성할 경우에는 약 80 [%]의 저감 효과가 있음을 확인할 수 있다. 이 결과로부터 제안하는 방식이 출력전압 레벨 수를 증가시키는데 있어 매우 효과적인 회로 구조임을 알 수 있다. 그러나 제안된 토폴로지는 커패시터가 직렬로 결합된 입력 전압원을 사용하기 때문에 이들 전압간의 불균형은 출력전압의 THD를 증가시키는 원인이 되므로 유의해야 한다^[8].

4. 결 론

본 논문에서는 양방향 스위치를 가지는 기존의 5-레벨 인버터 모듈을 다단 결합시킨 멀티레벨 구조와 제안된 회로의 입력 전원 크기를 5의 배수로 구성함으로써 다수의 레벨을 생성시킬 수 있는 새로운 멀티레벨 인버터 구조를 제안하였다. 시뮬레이션과 실험을 통해 제안된 멀티레벨 방식은 25레벨 형성시 Cascaded H-bridge cell 방식과 비교하여 스위치 개수가 약 80 [%] 저감됨을 확인하였다. 또한 다수의 출력전압 레벨을 가짐으로써 추가적인 필터의 삽입 없이 5 [%] 미만의 우수한 THD 특성을 보임을 확인할 수 있었다.

참 고 문 헌

[1] L. G. Franquelo, J. Rodriguez, S. Kouro, R. Portillo, and M. A. M. Prats, "The age of multilevel converter arrives", *IEEE Ind. Electron. Magazine*, pp. 28-39, 2008.

[2] J. Rodriguez, J. S. Lai, and F. Z. Peng, "Multilevel Inverters: A survey of topologies, controls, and applications", *IEEE Trans. Ind. Electron.*, Vol. 49, No. 4, pp. 724-738, 2002, Aug.

[3] J. S. Lai, and F. Z. Peng, "Multilevel Converters-A New Breed of Power Converters", *IEEE Trans. Ind. Appl.*, Vol. 32, No. 3, pp. 509-517, 1996, May/June.

[4] L. M. Tolbert, F. Z. Peng, and T. G. Habetler, "Multilevel converters for large electric drives", *IEEE Trans. Ind. Electron.*, Vol. 35, pp. 36-44, 1999.

[5] F. S. Kang, S. J. Park, M. H. Lee, and C. U. Kim, "An Efficient Multilevel Synthesis Approach and its Application to a 27-Level Inverter", *IEEE Trans. Ind. Electron.*, Vol. 52, No. 6, pp. 1600-1606, 2005, Dec.

[6] F. S. Kang, S. J. Park, S. E. Cho, C. U. Kim, and T. Ise, "Multilevel PWM Inverters Suitable for the Use of Stand-alone Photovoltaic Power Systems," *IEEE Trans. Energy Convers.*, Vol. 20, No. 4, pp. 906-915, Dec. 2005.

[7] S. J. Park, F. S. Kang, M. H. Lee, and C. U. Kim, "A

New Single-Phase Five-Level PWM Inverter Employing a Deadbeat Control Scheme", *IEEE Trans. Power Electron.*, Vol. 18, No. 3, pp. 831-843, 2003, May.

[8] G. P. Adam, S. J. Finney, A. M. Massoud, B. W. Williams, "Capacitor Balance Issues of the Diode-Clamped Multilevel Inverter Operated in a Quasi Two-State Mode," *IEEE Trans. Ind. Electron.*, Vol. 55, No. 8, pp. 3088-3099, 2008, Aug.

저 자 소 개



최원균(崔源均)

1975년 2월 1일생. 2006년 2월 한밭대 제어계측공학과 졸업. 현재 한밭대 제어계측공학과 석사과정.



권철순(權哲淳)

1985년 11월 16일생. 2010년 2월 한밭대 제어계측공학과 졸업. 현재 한밭대 제어계측공학과 석사과정.



홍운택(洪雲澤)

1976년 6월 1일생. 2009년 2월 한밭대 제어계측공학과 졸업. 현재 한밭대 제어계측공학과 석사과정.



강필순(姜弼淳)

1973년 9월 5일생. 2000년 8월 부산대 대학원 전기공학과 졸업(석사). 2003년 2월 동 대학원 졸업(공학박사). 2003년 오사카대학 전기공학과 박사후과정. 2004년 9월~현재 한밭대 전기전자제어공학부 부교수. 당 학회 학술위원.