• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 Ⅲ
• /
• pp.1387-1390
• /
• 2003

The superscalar architecture shows limit in performance improvement recently. While, SMT(Simultaneous Multi-Threading) architecture is receiving remark. The purpose of SMT architecture is to improve the performance of superscalar microprocessors by executing multi threads at the same time. In this paper, a load/store unit(LSU) suitable for ARM-compatible SMT microprocessors is presented. This LSU supports load instructions and store instructions of ARM ISA. This LSU keeps away the degradation of SMT by cache miss.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 Ⅲ
• /
• pp.1383-1386
• /
• 2003

In this paper, an ALU for Simultaneous Multi-Threading (SMT) microprocessors is designed. The SMT architecture improves notably performance and utilization of processes compared with conventional superscalar architectures by executing instructions from multiple threads at the same time. This ALU adopts data bypassing method to process multi-threads. And it can flush instructions in the same thread that generate exceptions such as branch misprediction. interrupt etc, performance of SMT microprocessors with data bypassing and exception handler can be improved.

• International Journal of Aeronautical and Space Sciences
• /
• 제14권2호
• /
• pp.112-121
• /
• 2013

An approach for composing a performance optimized computational code is suggested for the latest microprocessors. The concept of the code optimization, termed localization, is maximizing the utilization of the second level cache that is common to all the latest computer systems, and minimizing the access to system main memory. In this study, the localized optimization of the LU-SGS (Lower-Upper Symmetric Gauss-Seidel) code for the solution of fluid dynamic equations was carried out in three different levels and tested for several different microprocessor architectures widely used these days. The test results of localized optimization showed a remarkable performance gain of more than two times faster solution than the baseline algorithm for producing exactly the same solution on the same computer system.

• 대한전자공학회논문지SD
• /
• 제38권3호
• /
• pp.220-228
• /
• 2001

새로운 마이크로프로세서의 설계, 최적화, 그리고 완성 후 어플리케이션의 작성 단계에서 칩의 명령어 집합 시뮬레이션은 필수적인 요소이다. 그러나, 기존의 시뮬레이션 툴들은 저 수준의 하드웨어 기술언어와 게이트 레벨 이하의 시뮬레이션으로 인해 시뮬레이터 구성과 실행 시에 상당한 시간적 지연을 초래하고 있다. 본 논문에서는 이러한 문제들을 해소하고 칩 제작과정에서 발생하는 잦은 설계 변경에 유연성 있게 대응할 수 있는 레지스터 전송 수준의 명령어 집합 시뮬레이터 생성기를 제안하며 그 설계 및 구현에 관해 기술한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.232-235
• /
• 1999

In this paper, we present a coprocessor that can operate with ARM microprocessors. The coprocessor supports IEEE 754 standard single- and double-precision binary floating point arithmetic operations. The design objective is to achieve minimum-area, low-power and acceleration of processing power of ARM microprocessors. The instruction set is compatible with ARM7500FE. The coprocessor is written in verilog HDL and synthesized by the SYNOPSYS Design Compiler. The gate count is 38,115 and critical path delay is 9.52ns.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.931-934
• /
• 1999

For applications in multimedia to which genuine RISC microprocessors are not suitably applicable, a new generation of fast and flexible microprocessors is required. In this paper, as a technique of integrating DSP functionality in a general RISC processor, a RISC that can execute DSP extension instructions is developed to improve the performance of multimedia application execution. This processor can execute DSP instructions in parallel with the execution of ALU instructions for efficient and fast execution. In addition, the execution ability of integer instructions is improved by enhancing the RISC core itself.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.1684-1685
• /
• 2007

Development of software for microprocessors is one of the areas where UML can be used. There are many UML tools which is capable of generating source code for microprocessors. In this paper, a part of CANopen protocol is implemented using UML and the source code generated by a UML tool is tested.

• 정보보호학회논문지
• /
• 제23권5호
• /
• pp.815-824
• /
• 2013

임베디드 마이크로 프로세서는 기존의 컴퓨터에 비해 제한적인 컴퓨팅 파워로 인해 간단한 연산과 작업의 수행에 보다 적합한 기기로 간주되어 왔다. 하지만 최근 들어 임베디드 마이크로 프로세서의 발전으로 인해 다양한 서비스를 제공하는 것이 가능해 졌다. 이와 더불어 안전하고 신뢰성 높은 서비스의 제공을 위해 임베디드 장비 상에서의 보안의 중요성이 갈수록 높아지고 있다. 현재 임베디드 장비 상에서의 다양한 암호화 구현 기법들이 제시되고 있다. 본 논문에서는 대표적인 8-, 16-, 32-비트 임베디드 장비인 AVR, MSP, 그리고 ARM 상에서 진행된 다양한 보안 구현 결과들을 비교 분석한다. 이는 추후 연구자들의 임베디드 장비 상에서의 암호 구현 연구에 많은 도움이 될 것이다.

• 대한전자공학회논문지
• /
• 제17권5호
• /
• pp.36-42
• /
• 1980

본 연구에서는, 8085CPU 4대를 사용하여서, 주마이크로프로세서의 버스에 DMA장치를 통하여 종마이크로프로세서에 접속되는 복합마이크로프로세서 시스템을 설계하여서 병렬처리 시킴으로서 처리효율을 높일 수 있었다. 마이크로프로세서의 동작대수와 시스템 Throughput의 관계를 측정한 결과, 이상치의 70∼80퍼센트 정도에 머무는 결과를 얻었다. 자원의 할당이나 일정계획은 주마이크로프로세서가 이루도록 하였고, 마이크로프로세서 사이의 통신 및 공유데이터의 격납은 공유메모리를 사용하도록 하였다. 또한 직렬로 작성된 원시프로그램으로 부터 병렬성을 검출하는 방법을 제시하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2004년도 ICCAS
• /
• pp.2051-2054
• /
• 2004

This paper proposes a more accurate task level energy measurement technique for high speed microprocessors. The technique is based on the relationship of the amount of current consumed by the microprocessor and the pulse width of the power supply controller chip, employed in the synchronous buck DC-DC converter in the microprocessor's power supply. The accuracy of the measurement is accomplished by measuring variation in pulse width in each power supply cycle. The major advantage of this technique is that its accuracy does not depend on the operating frequency of the microprocessor. To prove the proposed technique, we implemented the measurement unit of the microprocessor energy meter using an FPGA chip operating at 50 MHz. Both static and dynamic load measurement are tested in order to obtain some behaviours. Moreover, various commercially available mainboards which employ synchronous buck regulators at 200 KHz switching frequency, were measured. The results agree with previous works with better accuracy at higher operating frequency.