• 한국진공학회지
• /
• 제11권3호
• /
• pp.183-188
• /
• 2002

지금까지 주로 사용해 오던 TMA(trimethylaluminum, AI$(CH_3)_3)$와 $H_2O$를 사용하여 ALD(Atomic Layer Deposition)법으로 증착시킨 AI$(CH_3)_3)$막내의 $OH^{-}$기는 AI$(CH_3)_3)$의 우수한 물성을 악화시키는 불순물 역할을 하므로, 이를 개선하기 위하여 본 연구에서는 TMA와 오존(ozone, $O_3$)을 이용하여 AI$(CH_3)_3)$막을 증착한 후, 산화제 소스로 $H_2O$와 $O_3$을 각각 사용했을 때 그것들이 AI$(CH_3)_3)$막의 유전적 특성에 끼치는 효과에 관하여 비교 조사하였다. XPS 분석결과 $O_3$를 사용한 AI$(CH_3)_3)$막은 $H_2O$를 사용할 때와는 다르게 $OH^{-}$기가 감소됨을 관찰할 수 있었다. 화학적 안정성(chemical inertness)의 척도가 되는 wet 에칭율 또한 $O_3$를 사용한 AI$(CH_3)_3)$막의 경우가 더욱 우수하게 나타났다. TiN을 상부전극으로 한 MIS (metal-insulator-silicon) capacitor 구조로 제작된 AI$(CH_3)_3)$막의 경우 $H_2O$를 사용한 경우 보다 $O_3$를 사용한 경우에 누설전류밀도가 더 낮았고, 절연특성이 더 우수하였으며, $H_2O$보다 $O_3$를 사용했을 때 C-V 전기적이력(hystersis) 곡선의 편차(deviation)가 감소하는 것으로 보아 전기적 특성이 더 향상되었음을 알 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.434-435
• /
• 2012

Plasma enhanced chemical vapor deposition (PECVD) silicon dioxide thin films have many applications in semiconductor manufacturing such as inter-level dielectric and gate dielectric metal oxide semiconductor field effect transistors (MOSFETs). Fundamental chemical reaction for the formation of SiO2 includes SiH4 and O2, but mixture of SiH4 and N2O is preferable because of lower hydrogen concentration in the deposited film [1]. It is also known that binding energy of N-N is higher than that of N-O, so the particle generation by molecular reaction can be reduced by reducing reactive nitrogen during the deposition process. However, nitrous oxide (N2O) gives rise to nitric oxide (NO) on reaction with oxygen atoms, which in turn reacts with ozone. NO became a greenhouse gas which is naturally occurred regulating of stratospheric ozone. In fact, it takes global warming effect about 300 times higher than carbon dioxide (CO2). Industries regard that N2O is inevitable for their device fabrication; however, it is worthwhile to develop a marginable nitrous oxide free process for university lab classes considering educational and environmental purpose. In this paper, we developed environmental friendly and material cost efficient SiO2 deposition process by substituting N2O with O2 targeting university hands-on laboratory course. Experiment was performed by two level statistical design of experiment (DOE) with three process parameters including RF power, susceptor temperature, and oxygen gas flow. Responses of interests to optimize the process were deposition rate, film uniformity, surface roughness, and electrical dielectric property. We observed some power like particle formation on wafer in some experiment, and we postulate that the thermal and electrical energy to dissociate gas molecule was relatively lower than other runs. However, we were able to find a marginable process region with less than 3% uniformity requirement in our process optimization goal. Surface roughness measured by atomic force microscopy (AFM) presented some evidence of the agglomeration of silane related particles, and the result was still satisfactory for the purpose of this research. This newly developed SiO2 deposition process is currently under verification with repeated experimental run on 4 inches wafer, and it will be adopted to Semiconductor Material and Process course offered in the Department of Electronic Engineering at Myongji University from spring semester in 2012.

• 구강회복응용과학지
• /
• 제25권2호
• /
• pp.95-107
• /
• 2009

본 연구의 목적은 전통적인 소결 방법과 마이크로 웨이브 소결 방법에 의해 제작된 지르코니아 코아의 내부 및 변연 적합도를 알아보는 것이다. 본 실험은 기존의 소결로를 이용하는 $3M^{(R)}$의 Lava(LAV), $Kavo^{(R)}$사의 Everest(EVE), $Cerasys^{(R)}$ CAD/CAM 시스템(CER)과 마이크로웨이브 소결로를 이용하는 Dent. $solution^{(R)}$사의 CAD/CAM 시스템(DEN)에서 시스템별로 12개씩의 코아를 제작하고 실리콘 접착제를 이용하여 금속 다이에 부착시켰다. $Skyscan^{(R)}$ 1076 미세 단층 촬영기를 이용해 각각의 시편을 촬영한 후 재구성하였다. 각 시편에 대해 B-L상, M-D상 절단면 및 치아 장축에 대한 횡단면을 구해내고 각각의 단면에 대해 변연 간격, 축면 간격, 교합면 간격을 측정하였다. 실험에 대한 결과는 다음과 같다. 1. 변연 간격은 EVE가 $36.20{\mu}m$로 가장 작았고, LAV는 $47.67{\mu}m$, DEN는 $52.47{\mu}m$, CER은 $54.63{\mu}m$를 나타내었다. 2. 축면 간격은 EVE가 $63.49{\mu}m$로 가장 큰 값을 나타내었으나 네군간에는 유의차는 없었다. 3. 교합면 간격은 DEN이 $77.06{\mu}m$으로 가장 작은 값을 나타내었으며, EVE와 CER은 $100{\mu}m$를 넘는 값으로 다른 두군과 유의차를 보였다. 본 연구에서 마이크로웨이브 소결을 통해 제작된 CAD/CAM 지르코니아 코아는 임상적으로 허용할 만한 변연 간격 및 축면 간격, 교합면 간격을 보여 주었다.

• 한국재료학회지
• /
• 제3권5호
• /
• pp.459-465
• /
• 1993

SOG박막 밑에 층간 절연박으로 사용하는 PECVD산화막을 Si rich산화막으로 만들어 줌으로써 실리콘 dangling bond가 수소원자나 수분과 결합하여 SOG박막으로 부터 침투되는 수소원자나 수분의 확산을 억제하므로서 소작 열화되는 것을 방지한다. 이러한 Si rich산화막의 기본 특성을 알아보기 위하여 LF/HF power비와 $SiH_4/N_2O$ gas유량비를 변화시켜서 박막 특성을 조사하였다. 저주파 power만 변화시킨 경우, 증착속도가 감소하고 굴절율과 압축응력에 증가하며 FTIR에서 3300$\textrm{cm}^{-1}$~3800$\textrm{cm}^{-1}$영역의 수분에 의한 peak이 감소하는 것으로 보아 박막이 치밀해짐을 알 수 있고, $SiH_{4}$기체유량을 증가시킨 경우엔 증착속도, 굴절율, 식각속도는 증가하나 압축응력은 감소한다. FTIR에서 Si-O-Si peak의 세기가 감소하고 낮은 파수영역으로 이동하며, AES분석 결과에서 일반적인 oxide(Si:0=1:1.98)에서 보다 Si:O비가 1:1.23으로 낮아 PECVD산화 막내의 Si danling bond가 증가했음을 알 수 있었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제7권3호
• /
• pp.196-208
• /
• 2007

An analytical model is proposed for an optically controlled Metal Semiconductor Field Effect Transistor (MESFET), known as Optical Field Effect Transistor (OPFET) considering the diffusion fabrication process. The electrical parameters such as threshold voltage, drain-source current, gate capacitances and switching response have been determined for the dark and various illuminated conditions. The Photovoltaic effect due to photogenerated carriers under illumination is shown to modulate the channel cross-section, which in turn significantly changes the threshold voltage, drainsource current, the gate capacitances and the device switching speed. The threshold voltage $V_T$ is reduced under optical illumination condition, which leads the device to change the device property from enhancement mode to depletion mode depending on photon impurity flux density. The resulting I-V characteristics show that the drain-source current IDS for different gate-source voltage $V_{gs}$ is significantly increased with optical illumination for photon flux densities of ${\Phi}=10^{15}\;and\;10^{17}/cm^2s$ compared to the dark condition. Further more, the drain-source current as a function of drain-source voltage $V_{DS}$ is evaluated to find the I-V characteristics for various pinch-off voltages $V_P$ for optimization of impurity flux density $Q_{Diff}$ by diffusion process. The resulting I-V characteristics also show that the diffusion process introduces less process-induced damage compared to ion implantation, which suffers from current reduction due to a large number of defects introduced by the ion implantation process. Further the results show significant increase in gate-source capacitance $C_{gs}$ and gate-drain capacitance $C_{gd}$ for optical illuminations, where the photo-induced voltage has a significant role on gate capacitances. The switching time ${\tau}$ of the OPFET device is computed for dark and illumination conditions. The switching time ${\tau}$ is greatly reduced by optical illumination and is also a function of device active layer thickness and corresponding impurity flux density $Q_{Diff}$. Thus it is shown that the diffusion process shows great potential for improvement of optoelectronic devices in quantum efficiency and other performance areas.

• Bulletin of the Korean Chemical Society
• /
• 제32권1호
• /
• pp.263-272
• /
• 2011

Highly luminescent and monodisperse InP quantum dots (QDs) were prepared by a non-organometallic approach in a non-coordinating solvent. Fatty acids with well-defined chain lengths as the ligand, a non coordinating solvent, and a thorough degassing process are all important factors for the formation of high quality InP QDs. By varying the molar concentration of indium to ligand, QDs of different size were prepared and their absorption and emission behaviors studied. By spin-coating a colloidal solution of InP QD onto a silicon wafer, InP QD thin films were obtained. The thickness of the thin films cured at 60 and $200^{\circ}C$ were nearly identical (approximately 860 nm), whereas at $300^{\circ}C$, the thickness of the thin film was found to be 760 nm. Different contrast regions (A, B, C) were observed in the TEM images, which were found to be unreacted precursors, InP QDs, and indium-rich phases, respectively, through EDX analysis. The optical properties of the thin films were measured at three different curing temperatures (60, 200, $300^{\circ}C$), which showed a blue shift with an increase in temperature. It was proposed that this blue shift may be due to a decrease in the core diameter of the InP QD by oxidation, as confirmed by the XPS studies. Oxidation also passivates the QD surface by reducing the amount of P dangling bonds, thereby increasing luminescence intensity. The dielectric properties of the thin films were also investigated by capacitance-voltage (C-V) measurements in a metal-insulator-semiconductor (MIS) device. At 60 and $300^{\circ}C$, negative flat band shifts (${\Delta}V_{fb}$) were observed, which were explained by the presence of P dangling bonds on the InP QD surface. At $300^{\circ}C$, clockwise hysteresis was observed due to trapping and detrapping of positive charges on the thin film, which was explained by proposing the existence of deep energy levels due to the indium-rich phases.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.133-133
• /
• 2008

Recently, as the down-scailing of field-effect transistor devices continues, Schottky-barrier field-effect transistors (SB-FETs) have attracted much attention as an alternative to conventional MOSFETs. SB-FETs have advantages over conventional devices, such as low parasitic source/drain resistance due to their metallic characteristics, low temperature processing for source/drain formation and physical scalability to the sub-10nm regime. The good scalability of SB-FETs is due to their metallic characteristics of source/drain, which leads to the low resistance and the atomically abrupt junctions at metal (silicide)-silicon interface. Nevertheless, some reports show that SB-FETs suffer from short channel effect (SCE) that would cause severe problems in the sub 20nm regime.[Ouyang et al. IEEE Trans. Electron Devices 53, 8, 1732 (2007)] Because source/drain barriers induce a depletion region, it is possible that the barriers are overlapped in short channel SB-FETs. In order to analyze the SCE of SB-FETs, we carried out systematic studies on the Schottky barrier overlapping in short channel SB-FETs using a SILVACO ATLAS numerical simulator. We have investigated the variation of surface channel band profiles depending on the doping, barrier height and the effective channel length using 2D simulation. Because the source/drain depletion regions start to be overlapped each other in the condition of the $L_{ch}$~80nm with $N_D{\sim}1\times10^{18}cm^{-3}$ and $\phi_{Bn}$ $\approx$ 0.6eV, the band profile varies as the decrease of effective channel length $L_{ch}$. With the $L_{ch}$~80nm as a starting point, the built-in potential of source/drain schottky contacts gradually decreases as the decrease of $L_{ch}$, then the conduction and valence band edges are consequently flattened at $L_{ch}$~5nm. These results may allow us to understand the performance related interdependent parameters in nanoscale SB-FETs such as channel length, the barrier height and channel doping.

• 태양에너지
• /
• 제17권4호
• /
• pp.3-11
• /
• 1997

다결정 실리콘에서 결정입계는 광생성된 반송자들의 재결합 중심으로 작용할 뿐 아니라 전위장벽으로 작용하여 태양전지의 변환효율을 감소시킨다. 결정입계의 영향을 줄이기 위해 열처리, 결정입계에 대한 선택적 식각, 결정입계로 함몰전극을 형성하는 방법, 다양한 전극 구조, 초박막 금속 형성 후 전극형성 등 여러가지 요소들을 조사하였다. 질소 분위기에서 $900^{\circ}C$ 전열처리, $POCl_3$ 확산을 통한 게터링, 후면전계 형성을 위한 Al 처리로 다결정 실리콘의 결함밀도를 감소시켰다. 결정입계에서의 반송자 손실을 감소시키기 위한 기판 처리로 Schimmel 식각액을 사용하였다. 이는 texturing 효과와 함께 결정입계를 선택적으로 $10{\mu}m$ 깊이로 식각하였다. 결점입계를 우선적으로 식각한 후면으로 Al을 확산하여 후면에서의 재결합 손실을 감소시켰다. 전극 핑거(grid finger) 간격이 0.4mm인 세밀한 전극 구조에 결정입계로 $0.4{\mu}m$ 깊이로 함몰전극을 추가로 형성하여 태양전지의 단락 전류 밀도가 개선되었다. 80% 이상의 광투과율을 보인 20nm 두께의 크롬 박막 형성으로 직렬 저항을 감소시켰다. 본 논문은 저가의 고효율, 지상 전력용 태양진지를 위해 결정입계에 대한 연구를 하였다.

• 전기전자학회논문지
• /
• 제20권3호
• /
• pp.220-225
• /
• 2016

본 논문은 전류 센싱 FET가 내장되어 있고 온-저항이 낮으며 고전류 구동이 가능한 트렌치 게이트 고 전력 MOSFET를 제안하고 전기적 특성을 분석하였다. 트렌치 게이트 전력 소자는 트렌치 폭 $0.6{\mu}m$, 셀 피치 $3.0{\mu}m$로 제작하였으며 내장된 전류 센싱 FET는 주 전력 MOSFET와 같은 구조이다. 트렌치 게이트 MOSFET의 집적도와 신뢰성을 향상시키기 위하여 자체 정렬 트렌치 식각 기술과 수소 어닐링 기술을 적용하였다. 또한, 문턱전압을 낮게 유지하고 게이트 산화막의 신뢰성을 증가시키기 위하여 열 산화막과 CVD 산화막을 결합한 적층 게이트 산화막 구조를 적용하였다. 실험결과 고밀도 트렌치 게이트 소자의 온-저항은 $24m{\Omega}$, 항복 전압은 100 V로 측정되었다. 측정한 전류 센싱 비율은 약 70 정도이며 게이트 전압변화에 대한 전류 센싱 변화율은 약 5.6 % 이하로 나타났다.

• 마이크로전자및패키징학회지
• /
• 제28권3호
• /
• pp.17-24
• /
• 2021

페로브스카이트 태양전지는 용액공정으로 제작되어 공정 중 전구체 조성제어를 통해 밴드갭을 용이하게 조절할 수 있다. 탠덤 태양전지의 상부셀로 활용하여 실리콘 태양전지와 접합 시 30% 이상의 효율 달성이 가능하지만, 페로브스카이트 태양전지의 낮은 안정성이 상용화의 걸림돌로 작용하고 있다. 아이오딘 이온 및 전극 물질 확산이 주된 열화기구로 알려져 있어 장기 안정성을 확보하기 위해서는 이러한 이온 이동의 방지가 필요하다. 본 연구에서는 층간소재와 페로브스카이트 광활성층 사이의 이온이동에 의한 열화현상을 관찰하고, 이를 억제하기 위해 페로브스카이트 소재와 은전극 사이에 버퍼층을 도입하여 소자의 안정성을 확보하였다. 85℃에서 300시간 이상 보관 시 버퍼가 없는 소자는 페로브스카이트 층이 PbI₂ 및 델타상으로 변화하며 변색되었으며 AgI가 형성되는 것을 확인했다. LiF와 SnO₂ 버퍼 도입 시 이온이동 억제 효과를 통해 페로브스카이트 태양전지의 열안정성이 향상되었다. LiF버퍼층 적용 및 봉지를 한 소자는 85℃-85%RH damp heat 시험 200시간 후 효율감소가 발생하지 않았으며 추가로 AM 1.5G-1SUN 하에서 최대출력점을 추적하였을 때 200시간 후 초기 효율의 90% 이상 유지하는 것을 확인했다. 이 결과는 버퍼층 형성을 통한 층간 물질이동 억제가 장기안정성을 확보하기 위한 필요조건임을 보여준다.