• 제목/요약/키워드: Memory improvement

검색결과 691건 처리시간 0.027초

DRAM의 Refresh 시간 개선을 위한 불순물 농도 최적화에 관한 연구 (The Study on Impurity Concentration Optimizing for the Refresh Time Improvement of DRAM)

  • Lee Yong-Hui;Woo Kyong-Hwan;Yi Cheon Hee
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
    • /
    • pp.325-328
    • /
    • 2000
  • The control of the data retention time is a main issue for realizing future high density dynamic random access memory. In this paper, we propose the new implantation scheme by gate-related ion beam shadowing effect and buffer-enhanced $\Delta$ Rp increase using buffered N- implantation with tilt and 4X-rotation that is designed on the basis of the local-field-enhancement model of the tail component. We report an excellent tail improvement of the retention time distribution attributed to the reduction of electric field across the cell junction due to the redistribution of N- concentration which is intentionally caused by Ion Beam Shadowing and Buffering Effect using tilt implantation with 4X-rotation.

  • PDF

PIC Controller를 이용한 키패드 검사 시스템 개발 (Development of Keypad Test System using PIC Controller)

  • 최광훈;이영춘;권대규;이성철
    • 한국정밀공학회지
    • /
    • 제21권10호
    • /
    • pp.94-101
    • /
    • 2004
  • This paper presents the development of a keypad test system for the improvement of working environment and productivity using PTC 16F877 microprocessor. In order to detect the fault of keypad products, hardware and software design is performed in this system. Keypad fault detection system is controlled by the 8 bit one chip PIC microcontroller for the exactness and speed. Developed panel of the keypad test system is comprised of the sub-panel for selecting in the inspected keypad types and the main panel f3r displaying the working order and fault position. Furthermore, all data from keypad inspection are stored in main memory of personal computer for the database. All these functions lead to the improvement of working speed and environment.

플래시 변환 계층을 위한 DPW-LRU 캐시 교체 알고리즘 분석 및 개선 (Analysis and Improvement of the DPW-LRU Cache Replacement Algorithm for Flash Translation Layer)

  • 이형봉;정태윤
    • 대한임베디드공학회논문지
    • /
    • 제15권6호
    • /
    • pp.289-297
    • /
    • 2020
  • Although flash disks are being used widely instead of hard disks, it is difficult to optimize for effective utilization of flash disks because overwrite in place is impossible and the power consumption and time required for read, write, and erase operations are all different. One of these optimization issues is a cache management strategy to minimize write operations. The cache operates at two levels: an operating system equipped with flash disks and a translation layer within the flash disk. Most studies deal with the operating system-level cache strategy. In this study, we implement and analyse the DPW-LRU algorithm which is one of the recently proposed operating system cache replacement algorithms to apply to FTL, and grope with some improvements. As a result of the experiment, the DPW-LRU algorithm maintained superiority even in the FTL environment, and showed better performance with a slight improvement.

OpenRISC 코어의 성능향상을 위한 캐쉬 구조 설계 (Cache Architecture Design for the Performance Improvement of OpenRISC Core)

  • 정홍균;류광기
    • 대한전자공학회논문지SD
    • /
    • 제46권1호
    • /
    • pp.68-75
    • /
    • 2009
  • 최근 마이크로프로세서의 성능이 빠르게 향상됨에 따라 주 메모리의 접근 시간이 증가하고 있어 캐쉬의 필요성이 증대되고 있다. 직접사상 캐쉬는 주 메모리의 각각의 블록이 하나의 캐쉬 라인에 사상되는 구조로서 사상되는 규칙이 간단하지만 서로 다른 블록이 하나의 캐쉬 라인에 사상될 경우 블록의 충돌에 의한 접근 실패율이 집합연관 캐쉬에 비해 높아진다. 본 논문에서는 OpenRISC 코어의 직접사상의 단점을 개선하기 위해 사원 집합연관 캐쉬 구조를 제시한다. 제시한 캐쉬는 주 메모리의 네 개의 블록이 하나의 캐쉬 라인에 사상되는 구조로서 직접사상 캐쉬에 비해 접근 실패율이 감소한다. 또한 라인 교체 방식으로 Pseudo-LRU 방식을 채택하여 LRU 정보를 저장하는 비트 수를 감소시켰다. FPGA 에뮬레이션을 이용하여 사원 집합연관 캐쉬를 포함한 OpenRISC 코어를 검증하였고, 테스트 프로그램을 이용하여 성능을 측정한 결과, 사원 집합연관 캐쉬를 포함한 OpenRISC 코어의 성능이 기존의 OpenRISC 코어의 성능에 비해 약 50% 향상되었고, 미스율은 15%이상 감소하였다.

후면 위상 패턴을 이용한 투과율 조절 포토마스크 (Transmittance controlled photomasks by use of backside phase patterns)

  • 박종락;박진홍
    • 한국광학회지
    • /
    • 제15권1호
    • /
    • pp.79-85
    • /
    • 2004
  • 후면의 석영면에 위상 패턴을 형성하여 투과율 조절을 구현한 포토마스크에 대해 보고한다. 위상 패턴의 크기와 패턴 조밀도에 따른 조명 동공의 형태 변화에 관한 이론적 결과와 투과율 조절 포토마스크를 사용한 웨이퍼 상 CD(critical dimension) 균일도 개선에 관한 실험적 결과에 대해 기술한다. 투과율 조절을 위한 위상 패턴은 패턴이 형성되지 않은 영역에 대해 180$^{\circ}$의 상대적 위상을 갖도록 석영면을 식각한 콘택홀 형태의 패턴을 사용하였다. 콘택홀 패턴의 크기가 작을수록 본래의 조명동공 형태를 유지하게 되며, 동일한 패턴 조밀도에서 더욱 큰 노광 광세기 저하가 일어남을 알 수 있었다. 패턴 조밀도를 위치별로 변화시켜 CD균일도 개선에 적합한 투과율 분포를 포토마스크 후면에 형성하였다. 투과율 조절 포토마스크를 140nm 디자인 롤을 갖고 있는 DRAM(Dynamic Random Access Memory)의 한 주요 레이어에 적용하여 CD 균일도를 3$\sigma$값으로 24.0nm에서 10.7nm 로 개선할 수 있었다.

임베디드 시스템에서 실행 가능 압축 기법을 이용한 프로그램 초기 실행 속도 향상 (Program Execution Speed Improvement using Executable Compression Method on Embedded Systems)

  • 전창규;류경식;김용득
    • 전자공학회논문지CI
    • /
    • 제49권1호
    • /
    • pp.23-28
    • /
    • 2012
  • 주 기억 장치인 메모리의 전송 속도와 프로세서의 처리 성능 향상에 비해 보조 기억 장치의 속도 향상은 매우 느리다. 응용프로그램의 실행을 위해서는 보조 저장 장치에서 메모리로의 적재 과정을 거쳐야 하며 이 구간에서 병목현상이 발생한다. 본 논문은 응용 프로그램의 초기 적재 시간의 감소를 위하여 실행 가능한 압축 기법을 구현하고 이의 성능 향상 정도를 실험하였다. 이를 위해서 퍼스널 컴퓨터 상에서 실행하는 실행 바이너리 파일 압축기와 임베디드 환경에서 실행되는 압축 해제기를 각각 구현하였다. 파일의 크기가 다른 6개의 테스트 바이너리 파일을 이용하여 실험한 결과 파일의 크기가 작아 성능이 감소한 경우를 제외하고 평균 약 29%의 프로그램 초기 실행 시간이 감소되었다. 각 파일의 특성에 따라 압축률이 다르고 성능 향상 정도가 다르기 때문에 해당 파일의 특성에 최적화된 압축 알고리즘의 적용이 필요할 것으로 보인다.

Perilla frutescens var. japonica and rosmarinic acid improve amyloid-β25-35 induced impairment of cognition and memory function

  • Lee, Ah Young;Hwang, Bo Ra;Lee, Myoung Hee;Lee, Sanghyun;Cho, Eun Ju
    • Nutrition Research and Practice
    • /
    • 제10권3호
    • /
    • pp.274-281
    • /
    • 2016
  • BACKGROUND/OBJECTIVES: The accumulation of amyloid-${\beta}$ ($A{\beta}$) in the brain is a hallmark of Alzheimer's disease (AD) and plays a key role in cognitive dysfunction. Perilla frutescens var. japonica extract (PFE) and its major compound, rosmarinic acid (RA), have shown antioxidant and anti-inflammatory activities. We investigated whether administration of PFE and RA contributes to cognitive improvement in an $A{\beta}_{25-35}$-injected mouse model. MATERIALS/METHODS: Male ICR mice were intracerebroventricularly injected with aggregated $A{\beta}_{25-35}$ to induce AD. $A{\beta}_{25-35}$-injected mice were fed PFE (50 mg/kg/day) or RA (0.25 mg/kg/day) for 14 days and examined for learning and memory ability through the T-maze, object recognition, and Morris water maze test. RESULTS: Our present study demonstrated that PFE and RA administration significantly enhanced cognition function and object discrimination, which were impaired by $A{\beta}_{25-35}$, in the T-maze and object recognition tests, respectively. In addition, oral administration of PFE and RA decreased the time to reach the platform and increased the number of crossings over the removed platform when compared with the $A{\beta}_{25-35}$-induced control group in the Morris water maze test. Furthermore, PFE and RA significantly decreased the levels of nitric oxide (NO) and malondialdehyde (MDA) in the brain, kidney, and liver. In particular, PFE markedly attenuated oxidative stress by inhibiting production of NO and MDA in the $A{\beta}_{25-35}$-injected mouse brain. CONCLUSIONS: These results suggest that PFE and its active compound RA have beneficial effects on cognitive improvement and may help prevent AD induced by $A{\beta}$.

삼중 행렬 곱셈의 효율적 연산 (An Efficient Computation of Matrix Triple Products)

  • 임은진
    • 한국컴퓨터정보학회논문지
    • /
    • 제11권3호
    • /
    • pp.141-149
    • /
    • 2006
  • 본 논문에서는 회로 설계 소프트웨어에서 사용되는 primal-dual 최적화 문제의 해를 구하기 위해 필요한 삼중 행렬 곱셈 연산 ($P=AHA^{t}$)의 성능 개선에 관하여 연구하였다. 이를 위하여 삼중 행렬 곱셈 연산의 속도를 개선하기 위하여 기존의 2단계 연산 방법을 대신하여 1단계 연산 방법을 제안하고 성능을 분석하였다. 제안된 방법은 희소 행렬 H의 블록 대각 구조의 특성을 이용하여 부동 소숫점 연산량을 감소시킴으로써 성능 개선을 이루었으며 더불어 메모리 사용량도 기존 방법에 비하여 50% 이하로 감소하였다. 그 결과 Intel Itanium II 플랫폼에서 기존 2단계 연산 방법과 비교하여 속도 면에서 주어진 실험 데이터 집합에 대하여 평균 2.04 의 speedup을 얻었다. 또한 본 논문에서는 플랫폼의 메모리 지연량과 예측된 캐쉬 미스율을 이용한 성능 모델링을 통하여 이와 같은 성능 개선 수치의 가능 범위를 보이고 실측된 성능개선을 평가하였다. 이와 같은 연구는 희소 행렬의 성능 개선 연구를 기본 연산이 아닌 복합 연산에 적용하는 연구로써 큰 의미가 있다.

  • PDF

SSD FTL의 캐시 메커니즘에 대한 심층 분석 및 개선 (An In-Depth Analysis and Improvement on Cache Mechanisms of SSD FTL)

  • 이형봉;정태윤
    • 대한임베디드공학회논문지
    • /
    • 제15권1호
    • /
    • pp.9-16
    • /
    • 2020
  • Recently, the capacity of SSD has been increasing rapidly due to the improvement of flash memory density. To take full advantage of these SSDs, first of all, FTL's prompt adaptation is necessary. The FTL is a translation layer existing in SSDs to overcome the drawback of the SSD that cannot be modified in place, and has garbage collection and caching functions in addition to the map table management function. In this study, we focus on caching function, compare and analyze the cache implementation methodologies, and propose improved methods. Typical cache implementations divide the cache into groups, manage and retrieve the caches in the group as a linked list. Thus, searches are made in the order of the linked list. In contrast, we propose a method of sequential searching using the search area group of a cache registered in the map table regardless of the linked list and cache group. Experimental results show that the proposed method has a 2.5 times improvement over the conventional method.

LCD 모니터를 위한 개선된 콘트라스트 제어 방식 (An Improved Contrast Control Method for LCD Monitor)

  • 김철순;곽경섭
    • 한국멀티미디어학회논문지
    • /
    • 제5권6호
    • /
    • pp.609-615
    • /
    • 2002
  • 본 논문은 LCD 모니터 상에서 영상 향상을 위한 콘트라스트 제어방식을 제안하였다. 제안한 방식은 입력되는 필드 혹은 프레임 중에서 화소의 최대 값과 최소 값을 판별하고 이를 이용하여 화면의 개선 정도를 결정한다. 필드 또는 프레임의 메모리가 필요하지 않고, 기존의 방식에 비해 하드웨어 구성이 간단하여 실시간 처리를 요하는 분야에 쉽게 적용 가능하다 또한 입력되는 콘트라스 영역의 가중치 값을 변화시킴으로써 콘트라스트 제어가 가능하다 제안한 방법은 콘트라스트 제어 알고리즘과 룩업 테이블을 이용한 영상의 모드에 따라선택적으로 가중치 기울기를 구간별로 달리하여 개선된 영상을 얻는다. 제안한 다계조 콘트라스트 제어 방식을 컴퓨터 시뮬레이션을 통하여 검증하였으며, 시뮬레이션을 통해 영상을 확인하였다.

  • PDF