• 대한전자공학회논문지SD
• /
• 제48권2호
• /
• pp.55-60
• /
• 2011

그동안 신경망칩의 설계에는 주로 아날로그 Maximum Selector (MS) 회로를 사용하였다. 그러나 집적도가 높아질수록 아날로그 MS회로는 신호의 해상도(Resolution)을 높이는데 어려움이 있다. 반면 디지털 MS 회로는 높은 해상도를 얻기는 쉬우나 속도가 느린 단점이 있었다. 본 논문에서는 신경망칩의 디지털화에 사용하기 위한 MSIT(Maximum Selector with Internal Trigger-Signal) 라는 고속의 디지털 MS회로를 개발하였다. MSIT는 제어신호 발생기를 내장하여 안정적인 동작을 확보하고, 불필요한 대기시간을 없애도록 이를 최적화 함으로써 높은 속도를 얻을 수 있다. 1.2V-$0.13{\mu}m$ 프로세스의 모델파라메터를 사용하여 32 개의 10 비트 데이터에 대하여 시뮬레이션을 수행한 결과 3.4ns의 응답시간을 얻을 수 있었다. 이는 동급의 해상도를 갖는 아날로그 MS회로 보다 훨씬 빠른 속도로써, MSIT와 같은 디지털 MS 회로가 아날로그 MS회로에 비하여 높은 해상도와 빠른 속도를 구현할 수 있음을 보여준다.

• Archives of Pharmacal Research
• /
• 제27권9호
• /
• pp.973-977
• /
• 2004

Carvedilol is administered as a racemic mixture of the R(＋)- and S(-)-enantiomers, although they exhibit different pharmacological effects. To investigate the stereoselective pharmacoki-netics, the enantiomeric separation of carvedilol in human plasma was undertaken using capil-lary electrophoresis (CE). Resolution of the enantiomers was achieved using 2-hydoxypropyl-$\beta$-cyclodextrin as the chiral selector. Phosphate buffer (50 mM, pH 4.0) containing 10 mM of 2-hydoxypropropyl-$\beta$-cyclodextrin was used as electrolytic buffer. Achiral separation was carried out with the same electrolytic buffer without chiral selector. Following a single oral administra-tion of 25-mg carvedilol to 11 healthy, male volunteers, stereoselective pharmacokinetic analy-sis was undertaken. The maximum plasma concentrations ( $C_{max}$) were 48.9 and 21.6 ng/mL for (R)-carvedilol and (S)-carvedilol, respectively, determined by the chiral method. The profiles of the plasma concentration of (RS)-carvedilol showed $C_{max}$ of 71.5, 72.2, and 73.5 ng/mL, as determined by the CE, HPLC/FD methods and calculations from the data of the chiral method, respectively.y.y.

• Journal of Electrical Engineering and Technology
• /
• 제11권6호
• /
• pp.1684-1692
• /
• 2016

In order to adapt the fast dynamic performances of Buck DC/DC converter, and reduce the influence on converter performance owing to uncertain factors such as the disturbances of parameters and load, a control strategy based on two-dimensional hybrid cloud model is proposed. Firstly, two cloud models corresponding to the specific control inputs are determined by maximum determination approach, respectively, and then a control rule decided by the two cloud models is selected by a rule selector, finally, according to the reasoning structure of the rule, the control increment is calculated out by a two-dimensional hybrid cloud decision module. Both the simulation and experiment results show that the strategy can dramatically improve the dynamic performances of the converter, and enhance the adaptive ability to resist the random disturbances, and its control effect is superior to that of the current-mode control.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권2호
• /
• pp.177-183
• /
• 2015

A high speed VLSI digital Winner-Take-All (WTA) circuit called simultaneous digital WTA (SDWTA) circuit is presented in this paper. A minimized comparison-cell (w-cell) is developed to reduce the size and to achieve high-speed. The w-cell which is suitable for VLSI implementation consists of only four transistors. With a minimized comparison-cell structure SDWTA can compare thousands of data simultaneously. SDWTA is scalable with O(mlog n) time-complexity for n of m-bit data. According to simulations, it takes 16.5 ns with $1.2V-0.13{\mu}m$ process technology in finding a winner among 1024 of 16-bit data.

• 한국통신학회논문지
• /
• 제17권10호
• /
• pp.1109-1116
• /
• 1992

Mathematical morphology는 이론적 배경으로 신호 및 시스템의 기하학적 특성을 해석하는데 우수하고 잡음이 섞인 데이터를 고르기에 있어서 매우 성공적으로 적용되고 있다. 본 논문에서는 morphological필터의 하드웨어 구현은 같은 회로에서 gray scale dilation과 erosion을 수행하여 최소값과 최대값을 선택하도록 함으로써 회로의 복잡성을 줄이고 병렬처리가 가능하도록 하였다. Morphological filter의 구조는 structuring element블록, 이미지 데이타 블록, 제어 블록, ADD 블록, MIN/MAX블록으로 구성되고 실시간 처리가 가능하도록 하드웨어를 설계, one chip화 한다.

• Bulletin of the Korean Chemical Society
• /
• 제25권3호
• /
• pp.377-381
• /
• 2004

Chiral separation of aryalcohols such as 1-phenyl-propanol, 1-phenyl-2-proanol, and 2-phenyl-1-propanol by capillary electrophoresis has been optimized using the overlapping resolution mapping (ORM) scheme. Three critical parameters of the electrophoretic media, i.e. phosphate concentration, sulfated ${\beta}$-cyclodextrin (CD) concentration and pH, were chosen for optimization. The working ranges were initially presumed by 7 preexperiments. Further optimization was carried out by another seven experiments within the narrow working ranges. From the final overlapping resolution mapping all peak pairs, the area of maximum separations were located. Using the conditions of a point in this area, we found that the target compounds were a baseline separated within 30 min. The maximum separation conditions of arylalcohols were a chiral selector concentration of 5.4%, a phosphate concentration of 28 mM, and a pH of 5.0.

• 전자공학회논문지
• /
• 제53권2호
• /
• pp.141-146
• /
• 2016

본 논문에서는 비동기식 통신 시스템에서 시간격 오차를 개선하기 위한 기법을 연구하였다. 최대 시간격 오차를 유지하기 위한 방법을 제안하기 위하여 다중 위상 전압 제어 발진기와 보간기, 위상 선택기, 업-다운 카운터, 비교기, 덧셈기를 이용하여 주파수 변조기를 설계하고 모의실험을 수행하였다. 비동기식 CAN 통신에 사용하는 클록을 변조하는 모의실험 결과, 최대 시간격 오차는 허용치 보다 낮게 유지할 수 있는 것을 확인할 수 있었다. 본 논문에서 제안한 주파수 변조 기법은 다중 위상 선택에 의한 주파수 변조 기법을 주축으로 하고 있으며, 높은 신뢰도가 요구되는 비동기식 통신 시스템의 구현에 효과적으로 적용 가능할 것으로 기대한다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제35권2호
• /
• pp.91-104
• /
• 2008

서비스 지향 컴퓨팅(Service-Oriented Computing, SOC)은 배포된 서비스를 선택하고 조합하여 서비스 클라이언트가 원하는 기능을 제공하는 개발 방식이다. SOC는 향상된 비즈니스 기민성, 단축된 개발 시간과 같은 여러 장점을 제공한다. 이러한 장점을 극대화하기 위해서는 서비스의 선택과 조합이 동적으로 이루어져야 한다. 하지만 현재의 프로그래밍 언어, SOC 플랫폼, 비즈니스 프로세스 모델링 언어 (Business Process Modeling Language, BPML) 및 도구는 수동적 서비스 선택 또는 서비스의 정적 바인딩만을 지원하는 수준에 머물러 있다 각 클라이언트의 요구사항을 만족하는 서비스를 제공하기 위하여 해당 비즈니스 프로세스는 재구성 (reconfiguration)되고 재배포 (redeploy)되어야 하는 문제점이 있다. 따라서, 서비스 클라이언트의 다양한 요구에 맞게 서비스를 신속하고 유연하게 조합시키기 위하여 동적 선택기법이 필요하다. 본 논문에서는 엔터프라이즈 서비스 버스(Enterprise Service Bus, ESB) 기반의 동적 선택 핸들러 (Dynamic Selection Handler, DSH) 설계 기법을 제안한다. DSH의 네 가지 컴포넌트인 수행 리스너, 서비스 선택자, 서비스 바인더, 인터페이스 변환자에 대한 설계를 제시한다. DSH 설계 시에 적합한 디자인 패턴을 적용하여 컴포넌트의 재사용성이 높도록 설계한다. 마지막으로 제안한 DSH 설계의 실용성을 보이기 위해 ESB를 이용하여 DSH를 구현한다.

• 한국산업정보학회논문지
• /
• 제20권6호
• /
• pp.29-36
• /
• 2015

본 논문에서는 3개의 선형 전류 레귤레이터 그리고 자동 기준 전압 조절과 출력 전압 조절 루프를 포함하는 LED 배면광 드라이버 IC를 제안한다. 제안한 LED 드라이버에서 출력전압은 이중 피드백 루프를 통해 제어된다. 첫 번째 루프는 출력전압을 감지하고 조절하며, 두 번째 루프는 선형 전류 레귤레이터의 전압 강하를 감지하고 기준전압을 조정한다. 이러한 피드백 루프와, 선형 전류 레귤레이터의 전압강하는 드라이버 효율이 최대가 될 수 있는 최소값으로 유지된다. 드라이버의 출력은 각 채널당 4개의 LED를 가지는 3개의 채널 LED 구조이다. 휘도는 펄스 폭 변조(PWM) dimming 신호에 의해 조절된다. 제안한 드라이버는 0.35um의 60-V 고전압 공정에서 설계되었고, 측정 결과 최대 85% 정도의 효율을 가진다.