• 한국정보통신학회논문지
• /
• 제14권2호
• /
• pp.437-444
• /
• 2010

오디오 데이터는 주로 아날로그 방식 또는 간단한 프로토콜을 이용하여 전달되었다. 그러나 디지털 멀티미디어 기기들이 발전함에 따라 하나의 기기 안에 많은 오디오 디바이스들이 집적되었고 이에 따라 연결에 사용되는 개별선들의 개수가 많아져 복잡해졌다. 기존의 $I^2S$, PCM과 같은 오디오 인터페이스는 점대점 방식을 사용하여 디바이스의 연결이 많아질수록 버스 라인의 증가와 전력 소비가 커지게 된다. 본 논문에서는 2선만을 사용한 공통 버스방식의 디지털 오디오 인터페이스를 설계하여 선의 개수를 줄었으며, 또한 전력 소모를 줄일 수 있는 클록 기어라는 방법을 사용하였다. 버스의 전력 소비를 점대점 방식과 비교한 결과 최소 3개 이상의 오디오 디바이스를 사용할 경우 30% 이상의 전력 소모 감소 효과를 갖는다

• 한국콘텐츠학회논문지
• /
• 제7권11호
• /
• pp.84-93
• /
• 2007

본 논문은 시스템 버스와 IP로 구성되는 SoC 플랫폼 기반의 설계에서 온칩 버스의 소비 전력을 시스템 레벨에서 빠르고 정확하게 추정하는 방법을 제시한다. 제안된 소비 전력 추정 모델링은 시스템 구조 변화에 따른 버스 시스템의 소비 전력 변화를 직접 예측할 수 있고 이에 따라 시스템 구성을 최적화할 수 있다. 본 논문에서 소비전력 모델링은 크게 두 부분으로 구성된다. 하나는 버스 시스템 구조에 따른 버스 로직들이 사용하는 소비 전력이고, 다른 하나는 데이터 전송시 발생하는 신호 천이에 의한 버스 라인의 소비 전력이다. 본 모델링을 타겟 멀티미디어 SoC인 MPEG 인코더에 적용하여 92% 이상의 정확도를 가짐을 보였다. 제안된 모델링은 고성능/저전력 멀티미디어 SoC 설계에 활용 가능할 것으로 기대된다.

• 한국정보과학회논문지:시스템및이론
• /
• 제32권6호
• /
• pp.324-332
• /
• 2005

일반적으로 버스에서 소모되는 에너지는 전체 시스템에서 큰 비중을 차지한다. 버스 분할 방법은 시스템의 소모 에너지를 줄이고 각 버스 세그먼트들의 기생 부하(parasitic load)를 감소시킴으로서 지연시간을 줄이는데 사용될 수 있다. 버스를 분할함에 있어서 버스에 의해 상호 연결된 처리소자들 사이의 데이타 교환 확률 분포에 따라 가장 적은 에너지를 소모하는 버스 분할 방법은 달라질 수 있다. 본 연구에서는 수평적인 버스 분할 구조의 확장된 개념으로 트리구조 기반의 버스 분할 방법에 대해 연구하고, 이를 바탕으로 여러 가지 버스 분할 방법 중에서 주어진 시스템의 처리소자 간 데이타 교환 확률의 분포에 따라 가장 적합한 구조를 선택하는 문제에 대해 논하였다. 실험 결과는 제안된 방법들이 버스에서 소모되는 에너지를 최대 83$\%$까지 감소시킬 수 있음을 보여준다.

• Journal of Electrical Engineering and Technology
• /
• 제9권2호
• /
• pp.379-389
• /
• 2014

Low frequency oscillations (LFOs) are load angle oscillations that have a frequency between 0.1-2.0 Hz. Power system stabilizers (PSSs) are very effective controllers in improvement of the damping of LFOs. PSSs are designed by linearized models of the power system. This paper presents a new model of the power system that has the advantages of the Single Machine Infinite Bus (SMIB) system and the multi machine power system. This model is named a single machine normal-bus (SMNB). The equations that describe the proposed model have been linearized and a lead PSS has been designed. Then, particle swarm optimization technique (PSO) is employed to search for optimum PSS parameters. To analysis performance of PSS that has been designed based on the proposed model, a few tests have been implemented. The results show that designed PSS has an excellent capability in enhancing extremely the dynamic stability of power systems and also maintain coordination between PSSs.

• 한국정보통신학회논문지
• /
• 제13권12호
• /
• pp.2633-2640
• /
• 2009

본 논문에서는 터치스크린 컨트롤러용 IC를 위한 저면적, 저전력, 고속 EEPROM 회로 설계기술을 제안하였다. 저면적 EEPROM 기술로는 SSTC (Side-wall Selective Transistor Cell) 셀을 제안하였고 EEPROM 코어회로에서 반복되는고전압 스위칭 회로를 최적화하였다. 저전력 기술은 디지털 Data Bus 감지 증폭기 회로를 제안하였다. 그리고 고속 EEPROM 기술로는 Distributed DB 방식이 적용되었으며, Dual Power Supply를 사용하여 EEPROM 셀과 고전압 스위칭 회로의 구동전압은 로직전압 VDD(=1.8V)보다 높은 전압인 VDDP(=3.3V)를 사용하였다. 설계된 128Kb EEPROMIP(Intellectual Property)의 레이아웃 면적은 $662.31{\mu}m{\times}1314.89{\mu}m$이다.

• 한국통신학회논문지
• /
• 제36권12B호
• /
• pp.1548-1555
• /
• 2011

UDSM(Ultra Deep SubMicron)기술을 이용한 시스템 온-칩 설계 시 가창 중요한 설계 요소는 버스 상에서의 전력소모와 지연시간을 최소화 하는 것이다. 인접한 선에서 발생되는 crosstalk는 전파 지연을 발생시키는데 지대한 영향을 미치며, 이를 제거하거나 최소화 시키는 일은 SoC(System on a Chip) 설계에서 시스템의 신뢰성 및 성능 향상과 직결된다. 기존의 방법들은 주로 crosstalk 지연이나 버스 스위칭 횟수 중 하나 만을 최소화하는 방법이 제안되었다. 본 논문에서는 인코딩 적용 4 비트 클러스터 상의 버스 스위칭 횟수에 따라 crosstalk과 스위칭 횟수를 동시에 최소화 할 수 있도록 "invert" 기능과 "logic-convert" 기능을 적응적으로 선택하는 새로운 인코딩 기법을 제안한다. 실험결과 제안한 버스 인코딩 기법은 완벽하게 crosstalk 지연를 제거한 반면, 기존의 다른 방법들에 비해 25% 이상 전력을 절약하였음을 보여준다.

• 전자공학회논문지C
• /
• 제36C권7호
• /
• pp.10-16
• /
• 1999

본 논문은 FCSR(Freedback Control Swing voltage Reduction) 방식을 이용하여 bus 구동전압을 수백 mV이내로 줄일 수 있는 구동기에 대한 내용을 다루고 있다. 이는 MDL 구조와 같이 대용량, 대단위 bus에서의 전력소모를 줄이기 위한 연구로 FCSR은 dual-line bus와 bus precharging을 기본구조로 채택하고 있다. Bus 환경이 변화함에 따라 일정한 구동전압을 유지하기 위하여 구동기의 크기를 자동적으로 조절할 수 있도록 구동기와 bus를 모델링 하였고 또한 odd mode로 동작하는 이웃하는 선간의 커플링 영향을 평행 전류원으로 모델링하여 선간간섭(crosstalk) 영향을 분석하였다. 현대 0.8um 공정으로 제작된 chip은 bus를 600mV로 구동하도록 설계되었으며 테스트결과 3.3V에서 70Mhz로 동작 가능하다. Hspice 시뮬레이션으로 FCSR은 3.3V에서 250Mhz의 동작이 가능하다.

• Journal of Power Electronics
• /
• 제15권3호
• /
• pp.806-818
• /
• 2015

Based on the inherent relationship between dc-bus voltage and grid feeding active power, two dc-bus voltage regulators with different references are adopted for a grid-connected PV inverter operating in both normal grid voltage mode and low grid voltage mode. In the proposed scheme, an additional dc-bus voltage regulator paralleled with maximum power point tracking controller is used to guarantee the reliability of the low voltage ride-through (LVRT) of the inverter. Unlike conventional LVRT strategies, the proposed strategy does not require detecting grid voltage sag fault in terms of realizing LVRT. Moreover, the developed method does not have switching operations. The proposed technique can also enhance the stability of a power system in case of varying environmental conditions during a low grid voltage period. The operation principle of the presented LVRT control strategy is presented in detail, together with the design guidelines for the key parameters. Finally, a 3 kW prototype is built to validate the feasibility of the proposed LVRT strategy.

• ETRI Journal
• /
• 제28권3호
• /
• pp.397-400
• /
• 2006

The multi-layer advanced high-performance bus (ML-AHB) BusMatrix proposed by ARM is an excellent architecture for applying embedded systems with low power. However, there is one clock cycle delay for each master in the ML-AHB BusMatrix of the advanced microcontroller bus architecture (AMBA) design kit (ADK) whenever a master starts new transactions or changes the slave layers. In this letter, we propose an improved design method to remove the one clock cycle delay in the ML-AHB BusMatrix of an ADK. We also remarkably reduce the total area and power consumption of the ML-AHB BusMatrix of an ADK with the elimination of the heavy input stages.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2015년도 전력전자학술대회 논문집
• /
• pp.367-368
• /
• 2015

This paper introduces a shunt active power filter with a small DC bus capacitor by adding additional low-pass filter (LPF). The DC link voltage fluctuation is impressively suppressed with a small value in spite of the low value of DC-link capacitor under the steady-state condition. Consequently, the cost and volume of power converter are significantly reduced thanks to the reduced value of DC-bus capacitor. On the other hand, an indirect control strategy is used to maintain grid-side current when non-linear loads are connected to the system. By using proportional-integral (PI) and modified repetitive controller (RC) in dq0 frame, the calculation time is greatly decreased by 6 times compared with the conventional RC, and the number of measurement devices is also minimized. As a result, the acquired total harmonic distortion (THD) is lower than 2% regardless of the load conditions. Simulation results are carried out in order to verify the effectiveness of the proposed control strategy.